كيف سيؤثر موت SRAM على مستقبل أجهزة الكمبيوتر

في ديسمبر، ذكرت ويكيشيب أن عملية TSMC مقاس 3 نانومتر لم تظهر عمليًا أي تحسن في الكثافة مقارنة بعقدة 5 نانومتر السابقة للشركة فيما يتعلق بكثافة SRAM. طرح المنشور سؤالاً بسيطًا: هل شهدنا للتو وفاة SRAM؟ على الأقل في رأي ويكيشيب، "لقد مات القياس التاريخي رسميًا".

هذه الفكرة لها تداعيات هائلة على صناعة التكنولوجيا بأكملها، وسوف تظهر آثارها على أجهزة الكمبيوتر والأجهزة الأخرى لسنوات قادمة. ولكن ربما تسأل نفسك ماذا يعني كل هذا وما إذا كان عليك الاهتمام أم لا. من أجل فهم كيف سيؤثر "موت SRAM" على أجهزة الكمبيوتر وكيف سيتعامل مصممو الرقائق معها، نحتاج إلى التحدث عن العقد، وقانون مور، وذاكرة التخزين المؤقت.

كان قانون مور يموت تدريجياً، والآن فجأة

قانون مور هو معيار النجاح في صناعة أشباه الموصلات وينص على أن الرقائق الأحدث يجب أن تحتوي على ضعف كمية الترانزستورات مقارنة بالرقائق التي كانت موجودة قبل عامين. تريد Intel وAMD ومصممو الرقائق الآخرون التأكد من مواكبتهم لقانون مور، والفشل في مواكبة ذلك يعني فقدان الميزة التكنولوجية أمام المنافسين.

نظرًا لأن المعالجات لا يمكن أن تكون كبيرة جدًا، فإن الطريقة الوحيدة الموثوقة لزيادة عدد الترانزستورات هي تقليصها وتجميعها معًا بشكل أكثر كثافة. العقدة أو العملية هي الطريقة التي تقوم بها الشركة المصنعة لأشباه الموصلات (وتسمى أيضًا المصانع والمسابك) بتصنيع الرقاقة؛ يتم تعريف العقدة عادةً بحجم الترانزستور، لذا كلما كان أصغر كان ذلك أفضل. لقد كانت الترقية إلى أحدث عملية تصنيع دائمًا وسيلة موثوقة لزيادة عدد الترانزستورات وأدائها، ولعقود من الزمن، تمكنت الصناعة من تلبية جميع التوقعات.

لسوء الحظ، فإن قانون مور يحتضر منذ سنوات، منذ عام 2010 تقريبًا عندما وصلت الصناعة إلى علامة 32 نانومتر. وعندما حاولت المضي أبعد، اصطدمت بجدار من الطوب. كافحت كل الشركات المصنعة تقريبًا، من TSMC إلى Samsung إلى GlobalFoundries، لتطوير أي شيء أصغر من 32 نانومتر. وفي النهاية، تم تطوير تقنيات جديدة جعلت التقدم ممكنًا مرة أخرى، لكن الترانزستورات لم تعد أصغر حجمًا بنفس الطريقة التي اعتادت عليها. ولم يعد اسم العقدة يعكس مدى صغر حجم الترانزستور، ولم تعد العمليات الجديدة تحقق مكاسب الكثافة التي اعتادت عليها.

اصطدمت الصناعة بجدار من الطوب عندما حاولت تجاوز علامة 32 نانومتر في عام 2010.

إذن ما الأمر مع عقدة TSMC ذات 3 نانومتر؟ حسنًا، هناك نوعان رئيسيان من الترانزستورات الموجودة في المعالج النموذجي: تلك الخاصة بالمنطق وتلك الخاصة بـ SRAM أو ذاكرة التخزين المؤقت. لقد كان تقليص المنطق أسهل من تقليص ذاكرة التخزين المؤقت لفترة من الوقت (ذاكرة التخزين المؤقت كثيفة بالفعل)، ولكن هذه هي المرة الأولى التي نرى فيها مسبكًا مثل TSMC يفشل في تقليصه على الإطلاق في عقدة جديدة. من المتوقع في مرحلة ما أن يكون هناك متغير من 3 نانومتر مع كثافة ذاكرة تخزين مؤقت أعلى بكثير، ولكن TSMC من المؤكد أنها وصلت إلى نقطة انعطاف حيث يكون القياس بسيطًا جدًا، وقد تواجه الشركات المصنعة الأخرى نفس الشيء مشكلة.

لكن المشكلة لا تكمن فقط في عدم القدرة على زيادة حجم ذاكرة التخزين المؤقت دون استخدام مساحة أكبر. يمكن أن تكون المعالجات كبيرة جدًا فقط، وأي مساحة تشغلها ذاكرة التخزين المؤقت هي مساحة لا يمكن استخدامها للمنطق، أو الترانزستورات التي تؤدي إلى مكاسب مباشرة في الأداء. وفي الوقت نفسه، تحتاج المعالجات التي تحتوي على المزيد من النوى والميزات الأخرى إلى المزيد من ذاكرة التخزين المؤقت لتجنب الاختناقات المتعلقة بالذاكرة. على الرغم من أن كثافة المنطق تستمر في الزيادة مع كل عقدة جديدة، إلا أنها قد لا تكون كافية للتعويض عن نقص قياس SRAM. قد تكون هذه الضربة القاضية لقانون مور.

كيف يمكن للصناعة حل مشكلة SRAM

هناك ثلاثة أهداف يجب على المعالجات عالية الأداء تحقيقها: الحجم محدود، وذاكرة التخزين المؤقت مطلوبة، والعقد الجديدة لن تقلل من حجم ذاكرة التخزين المؤقت كثيرًا، هذا إن حدث ذلك على الإطلاق. في حين أنه من الممكن زيادة الأداء من خلال التحسينات المعمارية وسرعات الساعة الأعلى، إلا أن الإضافة لقد كان المزيد من الترانزستورات دائمًا هو الطريقة الأسهل والأكثر اتساقًا لتحقيق زيادة في سرعة الأجيال. ومن أجل التغلب على هذا التحدي، لا بد من تغيير إحدى هذه الأساسيات.

كما اتضح، يوجد بالفعل حل فعال لمشكلة SRAM: الشرائح الصغيرة. إنها التكنولوجيا التي تستخدمها AMD منذ عام 2019 لوحدات المعالجة المركزية (CPU) الخاصة بسطح المكتب والخادم. يستخدم تصميم الشرائح قطعًا متعددة من السيليكون (أو القوالب)، ولكل قالب وظيفة واحدة أو بضع وظائف فقط؛ قد يحتوي البعض على النوى على سبيل المثال. وهذا يتعارض مع التصميم المتجانس حيث يكون كل شيء في قالب واحد.

تتغلب Chiplets على مشكلة الحجم، وهي جزء أساسي من سبب قدرة AMD على مواكبة قانون مور. تذكر أن قانون مور لا يتعلق بالموضوع كثافة، لكن عدد الترانزستور. بفضل تقنية الشرائح، تمكنت AMD من إنشاء معالجات بمساحة إجمالية تزيد عن 1000 مم2؛ ربما يكون من المستحيل تصنيع وحدة المعالجة المركزية هذه في قالب واحد فقط.

الشيء الوحيد الأكثر أهمية الذي فعلته AMD للتخفيف من مشكلة ذاكرة التخزين المؤقت هو وضع ذاكرة التخزين المؤقت في قالب خاص بها. V-Cache داخل Ryzen 7 5800X3D وشرائح الذاكرة الموجودة في سلسلة آر إكس 7000 هي مثال على شرائح ذاكرة التخزين المؤقت أثناء العمل. من المحتمل أن AMD رأت الكتابة على الحائط نظرًا لأنه كان من الصعب تقليص ذاكرة التخزين المؤقت لسنوات حتى الآن، و الآن بعد أن أصبح من الممكن تقسيم ذاكرة التخزين المؤقت عن أي شيء آخر، فإنه يترك مساحة أكبر لشرائح أكبر حجمًا تحتوي على المزيد النوى. يبلغ حجم القالب الرئيسي لـ RX 7900 XTX حوالي 300 مم مربع فقط، مما يعني أن هناك مساحة كبيرة لـ AMD لصنع قالب أكبر إذا أرادت ذلك.

ومع ذلك، فإن Chiplets ليست هي الطريقة الوحيدة. الرئيس التنفيذي لشركة نفيديا مؤخرا أعلن وفاة قانون مور. تعتمد الشركة نفسها على تقنية الذكاء الاصطناعي الخاصة بها لتحقيق أداء أفضل دون الحاجة إلى الابتعاد عن التصميم المتجانس. تعد أحدث بنية Ada الخاصة بها أسرع عدة مرات نظريًا من الجيل الأخير من Ampere بفضل ميزات مثل DLSS 3. ومع ذلك، سنرى في السنوات القادمة ما إذا كان يجب الإبقاء على قانون مور حيًا أو ما إذا كانت التقنيات الجديدة يمكن أن تعكس فوائد الأداء المتمثلة في إضافة المزيد من الترانزستورات دون الحاجة إلى إضافة أي منها فعليًا.