Синхронната DRAM или SDRAM е текущият стандарт за DRAM. Основната му употреба е за системна RAM, въпреки че се използва и във VRAM на графични карти и навсякъде, където се използва DRAM. Той е толкова доминиращ в своята област, че „S“ обикновено се изпуска и се нарича просто DRAM. Синхронизирането на SDRAM е от решаващо значение за неговата производителност и беше инструмент за издигането му спрямо своя предшественик, асинхронната DRAM.
Работа в синхрон
Синхронно се отнася до факта, че SDRAM има вътрешен часовник и че тактовата честота е известна на системата. Това не означава, че той работи на същата тактова честота като процесора. Но има вътрешен часовник и процесорът го знае. Това позволява взаимодействията с RAM да бъдат оптимизирани, така че I/O шината да се използва напълно, вместо да се оставя бездействаща, за да се гарантира, че никакви команди не пречат на други команди.
Част от проблема е, че при запис на данни в DRAM. Данните трябва да бъдат предоставени едновременно с командата за запис на данните. При четене на данни обаче данните се четат обратно два или три тактови цикъла след подаване на командата за четене. Това означава, че DRAM контролерът трябва да остави достатъчно време за завършване на операциите по четене, преди да се случи операция по запис. При асинхронната DRAM това се случи, като просто се остави повече от достатъчно време за завършване на операцията. Тази практика обаче остави I/O шината неактивна. В същото време контролерът изчака достатъчно, за да бъде сигурен, което беше неефективно използване на ресурсите.
Синхронната DRAM използва вътрешен часовник за синхронизиране на трансфера на данни и изпълнението на команди. Това позволява на времевите операции на контролера на паметта да използват оптимално I/O шината и гарантира по-високи нива на производителност.
Подобрения спрямо асинхронната DRAM
Извън подобренията във времето, позволяващи подобрен контрол, основното подобрение на SDRAM е възможността да има множество банки памет в рамките на DRAM. Всяка банка по същество работи независимо вътрешно. В рамките на една банка може да бъде отворен само един ред наведнъж. Въпреки това, втори ред може да бъде отворен в различна банка, което позволява операциите за четене или запис да бъдат конвейеризирани. Този дизайн предотвратява бездействането на I/O шината. В същото време нова операция за четене или запис се поставя на опашка, което повишава ефективността.
Един от начините да мислим за това е като добавим трето измерение към двуизмерен масив. Все още можете да четете или записвате данни само от едно място в даден момент. Но можете да подготвите друг ред в различна банка, докато единият се взаимодейства с него.
Друго предимство на SDRAM идва от включването на данни за времето на чип в паметта. Някои модерни RAM памети позволяват по-бърза производителност от официалните стандарти за DRAM чрез кодиране на тяхната специфична информация за производителността на времето на този чип. Може също да е възможно ръчно да отмените тези настройки, позволявайки RAM да бъде „овърклокната“. Това е често много задълбочено, тъй като много стойности на времето могат да бъдат конфигурирани и има тенденция да осигурява минимална производителност полза. Овърклокването на RAM също е свързано с риск от нестабилност, но може да предложи предимства при някои работни натоварвания.
Подобрения във времето
Действителната тактова честота на паметта не се е увеличила много след пускането на SDRAM. Първата итерация на SDRAM получи ретронима SDR. Това е съкращение от Single Data Rate, за да се разграничи от по-късната DDR или Double Data Rate памет. Всички тези типове, както и много други форми на DRAM, са примери за SDRAM. Тактовият цикъл на DRAM чипа контролира времето между най-бързите операции на DRAM. Например четенето на колона от отворен ред отнема един такт.
Важно е да се отбележи, че има две различни тактови честоти за SDRAM, вътрешният часовник и часовникът на I/O шината. И двете могат да се управляват независимо и са надграждани с течение на времето. Вътрешният часовник е скоростта на самата памет и пряко влияе върху латентността. I/O часовникът контролира колко често могат да се предават данни, които са били прочетени от - или ще бъдат записани в - SDRAM. Тази тактова честота, комбинирана с ширината на I/O шината, влияе върху честотната лента. И двата часовника са свързани и са критични за високата производителност на SDRAM.
Как са се увеличили скоростите
Официалният стандарт JEDEC за първото поколение на DDR SDRAM имаше честоти на паметта между 100 и 200MHz. DDR3 все още предлага 100MHz часовници на паметта, въпреки че също така стандартизира тактовите честоти до 266,6MHz. Въпреки това вътрешните промени в I/O тактовата честота и количеството данни, включени в операцията за четене, означаваше, че дори при тактова честота на паметта от 100MHz честотната лента за единица време се учетвори.
DDR4 промени модела на надграждане и удвои часовника на паметта с диапазон между 200 и 400MHz, като отново постигна удвояване на наличната честотна лента, като същевременно намали латентността. Стандартът DDR5 също започва с честота на паметта от 200MHz. Въпреки това, той достига до 450MHz, връщайки се обратно към удвояване на количеството прехвърлени данни на цикъл, за да удвои честотната лента.
Заключение
Синхронната DRAM е основният тип DRAM, който се използва днес. Това е основата за системната RAM и VRAM в графичните приложения. Чрез синхронизиране на действията на DRAM с часовници, действителната производителност на DRAM може да бъде известна, което позволява операциите да бъдат ефективно поставени на опашка за изпълнение. Това е много по-ефективно, отколкото да оставите повече от достатъчно време, защото няма пряка мярка или начин да разберете кога е изпълнена конкретна команда.
Часовниците, които контролират SDRAM, са критични за неговата висока производителност. Те контролират колко често могат да се изпълняват команди и колко бързо данните могат да се четат от или записват в DRAM. Като са известни тези времена, те могат да бъдат оптимизирани за върхова производителност.