Исторически процесорите бързо са повишавали производителността в съответствие с неформалния „закон на Мур“. Законът на Мур е наблюдение, че броят на транзисторите в процесорите и по този начин изчислителната мощност на процесорите се удвояват приблизително на всеки две години.
Законът на Мур се прилага доста последователно в продължение на десетилетия, откакто беше поставен за първи път през 1965 г., главно поради това, че производителите на процесори непрекъснато напредват в това колко малки могат да направят транзисторите. Свиването на размера на транзистора на процесора увеличава производителността, тъй като повече транзистори могат да се поберат в по-малко пространство и защото по-малките компоненти са по-енергийно ефективни.
Законът на Мур е мъртъв
Реално погледнато обаче, законът на Мур никога нямаше да се запази завинаги, тъй като става все по-трудно и по-трудно да се свиват компонентите, колкото по-малки стават. От 2010 г., в 14- и 10-нанометровата скала – това е 10 милиардни от метъра – производителите на процесори започнаха да се сблъскват с ръба на това, което е физически възможно. Производителите на процесори наистина се борят да продължат да свиват размера на процеса под 10 nm, въпреки че от 2020 г. са налични около 7 nm чипове, а 5 nm чипове са в етап на проектиране.
За да се борят с липсата на свиване на процеса, производителите на процесори трябваше да използват други методи, за да продължат да увеличават производителността на процесора. Един от тези методи е просто да се правят по-големи процесори.
Добив
Един от проблемите при създаването на невероятно сложен процесор като този е, че добивът от процеса не е 100%. Някои от произведените процесори са просто дефектни, когато са направени и трябва да бъдат изхвърлени. Когато правите по-голям процесор, по-голямата площ означава, че има по-голям шанс всеки чип да има недостатък, който да налага изхвърлянето му.
Процесорите се произвеждат на партиди, с много процесори на една силиконова пластина. Например, ако тези пластини съдържат средно по 20 грешки всяка, тогава приблизително 20 процесора на вафла ще трябва да бъдат изхвърлени. С малък дизайн на процесора може да има, да речем, сто процесора на една пластина; загубата на 20 не е страхотна, но 80% доходност трябва да бъде печеливша. При по-голям дизайн обаче не можете да поставите толкова много процесори на една подложка, като може би само 50 по-големи процесора се монтират на една подложка. Загубата на 20 от тези 50 е много по-болезнена и е много по-малко вероятно да бъде печеливша.
Забележка: Стойностите в този пример се използват само за демонстрационни цели и не са непременно представителни за реалните добиви.
Чиплета
За да се борят с този проблем, производителите на процесори са разделили някои от функционалността и компонентите в един или повече отделни чипове, въпреки че те остават в един и същ цялостен пакет. Тези отделни чипове са по-малки от един монолитен чип и са известни като „чиплети“.
Всеки отделен чиплет дори не трябва да използва един и същ процесен възел. Напълно възможно е да имате както 7 nm, така и 14 nm базирани чиплети в един и същ цялостен пакет. Използването на различен възел на процеса може да помогне за спестяване на разходи, тъй като е по-лесно да се правят по-големи възли и добивите обикновено са по-високи, тъй като технологията е по-малко авангардна.
Съвет: Процесният възел е терминът, използван за обозначаване на мащаба на използваните транзистори.
Например, в сървърните процесори EPYC от второ поколение на AMD, процесорните ядра на процесора са разделени на осем отделни чиплета, всеки използващ 7 nm процесорния възел. Отделен 14 nm възел чиплет също се използва за обработка на I/O или Input/Output на чиплетите и цялостния пакет на процесора.
Intel проектира някои от бъдещите си процесори да имат два отделни процесорни чипа, всеки от които работи на различен процесен възел. Идеята е, че по-старият възел на лардер може да се използва за задачи с по-ниски изисквания за мощност, докато по-новите ядра на CPU с по-малък възел могат да се използват, когато е необходима максимална производителност. Дизайнът, използващ разделен възел за обработка, ще бъде особено полезен за Intel, който се бори да постигне приемливи добиви за своя 10 nm процес