Co je to Pipeline Burst Cache? definice a význam

click fraud protection

Pipeline burst cache je sekundární cache známá také jako L2 cache, která umožňuje pro data být přenášen mnohem rychleji tím, že se data načítaná z paměti rozloží na celé tři hodiny cykly. Je nezbytnou součástí mikroprocesorů, které používají superskalární architekturu, ale ke svému fungování vyžaduje specifický, odpovídající a synchronní typ paměti RAM nazývaný SDRAM.

Technipages vysvětluje Pipeline Burst Cache

Tento typ RAM je ten, jehož čipy se mohou synchronizovat s hodinami mikroprocesoru, a mohou tak snadno měřit a sledovat jeho hodinové cykly. Rozložením do tří takových cyklů dochází zpočátku k malému zpoždění, ale jakmile se tak stane, může mezipaměť umístit požadavky do fronty a jakékoli následné požadavky na načtení pak trvají pouze jeden cyklus, což znamená, že celkově věci běží mnohem rychleji, než by běžely bez L2 mezipaměti.

Pipeline burst cache také podporují přenosy v burst režimu – využitím čipů SDRAM může pipeline také doručit skupinu nebo řádek obsahu mezipaměti najednou, když procesor požádá o první položku v tomto řádku nebo skupina. To znamená, že vše ostatní je v podstatě předem načteno a dostupné mnohem rychleji, než když je třeba každou položku vyžadovat ručně a konkrétně. Ve skutečnosti zavedení a použití mezipamětí shluku potrubí snižuje čekací dobu procesoru a zvyšuje operace s mezipamětí.

Mezipaměť L2 obecně funguje v jednom ze dvou režimů – ve výše uvedeném burst režimu a standardním režimu pipeliningu. Informace lze předem načíst pouze v burst made, zatímco v režimu zřetězení zpřístupňuje mezipaměť svůj obsah jak mezipaměti, tak paměti RAM.

Běžná použití Pipeline Burst Cache

  • Pipeline burst cache jsou navrženy tak, aby zkrátily čekací dobu procesoru.
  • V rámci superskalárního nastavení fungují mezipaměti pro přetržení potrubí pouze v kombinaci s SDRAM.
  • Architektura CPU s mezipamětí pro přetržení potrubí může výrazně urychlit načítání dat systémem.

Běžná zneužití mezipaměti pro prasknutí potrubí

  • Mezipaměť pipeline burst v procesoru je zálohou pro systém pipeline, který se aktivuje, když se něco pokazí a data se „uvolní“.