Hvad er Pipeline Burst Cache? definition og betydning

Pipeline burst cachen er en sekundær cache også kendt som L2 cachen, der gør det muligt for data at blive overført meget hurtigere ved at sprede data, der hentes fra hukommelsen over tre hele ur cyklusser. Det er en væsentlig del af mikroprocessorer, der bruger superskalær arkitektur, men det kræver en specifik, matchende og synkron type RAM kaldet SDRAM for at fungere.

Technipages forklarer Pipeline Burst Cache

Denne type RAM er en, hvis chips kan synkronisere med mikroprocessorens ur, og kan således nemt måle og følge dens clock-cyklusser. Ved at sprede sig over tre sådanne cyklusser er der en mindre forsinkelse i starten, men når det er gjort, kan cachen placere anmodninger i en kø og eventuelle efterfølgende hentningsanmodninger tager så kun én cyklus, hvilket betyder, at alt i alt kører tingene meget hurtigere, end de ville uden L2 cache.

Pipeline burst caches understøtter også burst mode overførsler – ved at drage fordel af SDRAM chipsene kan pipeline leverer også en gruppe eller linje med cacheindhold på én gang, når processoren beder om det første element i den linje eller gruppe. Det betyder, at alt andet i det væsentlige er forudindlæst og tilgængeligt meget hurtigere, end hvis hver vare skal rekvireres manuelt og specifikt. Faktisk reducerer introduktionen og brugen af ​​pipeline burst caches processorens ventetid og øger cachehukommelsesoperationerne.

L2-cachen fungerer generelt i en af ​​to tilstande - den førnævnte burst-tilstand og standard pipelining-tilstand. Information kan kun hentes på forhånd i burst made, mens cachen i pipelining-tilstand gør sit indhold tilgængeligt for både cachen og RAM'en.

Almindelig brug af Pipeline Burst Cache

  • Pipeline burst caches er designet til at reducere processorens ventetid.
  • Inden for en superskalar opsætning fungerer pipeline burst caches kun i kombination med SDRAM.
  • CPU-arkitektur med en pipeline burst-cache kan fremskynde systemets hentning af data betydeligt.

Almindelig misbrug af Pipeline Burst Cache

  • Pipeline burst cachen i en processor er en backup til pipeline systemet, der aktiveres, når noget går galt, og data 'bursts' fri.