DRAM ist eine Form von Computerspeicher, der als System-RAM verwendet wird. Alle modernen Computergeräte verwenden die eine oder andere Variante von synchronem DRAM als System-RAM. Die aktuelle Generation ist DDR4, obwohl DDR5 gerade erst auf den Markt gekommen ist.
Vor DDR-RAM gab es jedoch SDR-RAM. Technisch gesehen ist SDR RAM ein Retronym, da es ursprünglich als SDRAM bezeichnet wurde, kurz für Synchronous Dynamic Random Access Memory. Dies unterschied es von früheren Formen von DRAM, die asynchron waren.
Anders als beim synchronen DRAM ist der Speichertakt beim asynchronen DRAM nicht mit dem CPU-Takt synchronisiert. Dies bedeutet, dass die CPU die Geschwindigkeit, mit der der RAM arbeitet, nicht kennt. Die CPU gibt Anweisungen aus und liefert Daten, die in den RAM geschrieben werden sollen, so schnell wie der Befehl und die E/A Busse erlauben, mit der Erwartung, dass der Speichercontroller dies zu einem angemessenen Zeitpunkt handhaben wird Geschwindigkeit. Es bedeutet auch, dass die CPU nach Daten fragt, ohne zu wissen, wie lange sie auf die Antwort warten muss.
Dies bedeutete, dass die CPU weniger oft Befehle senden musste, als die Spezifikation erlaubte. Wenn ein zweiter Befehl zu schnell gesendet wird, kann sich seine Ausführung auf den ersten auswirken. Eine solche Situation hätte zu Datenkorruption und unsinnigen Antworten geführt. Das System funktionierte und war seit seiner Einführung in den 1960er Jahren der Standard für DRAM, bis synchrones DRAM seine Überlegenheit zeigte und zur dominierenden Form von DRAM wurde.
Geschichte des asynchronen DRAM
Die erste Iteration des asynchronen DRAM hatte eine Ineffizienz. Mit allen DRAMs wird interagiert, indem eine Zeile und eine Spalte von Speicherzellen bereitgestellt werden. Nachdem Sie diese Informationen bereitgestellt haben, können Sie abhängig von den bereitgestellten Befehlen entweder Daten in diese Zellen schreiben oder Daten daraus lesen. Um mit Speicherzellen zu interagieren, muss die Zeile zuerst bereitgestellt werden, was der langsamste Teil des Lese- oder Schreibprozesses ist. Erst wenn die Zeile geöffnet wurde, kann eine Spalte zur Interaktion mit bestimmten Speicherzellen ausgewählt werden.
Die erste Iteration des asynchronen DRAM erforderte die Bereitstellung der Zeilenadresse für jede Interaktion. Vor allem bedeutete dies, dass der langsame Vorgang des Öffnens der Reihe jedes Mal erfolgen musste. Auch wenn die Interaktion mit derselben Zeile stattfand. Die zweite Iteration, Seitenmodus-RAM genannt, ermöglichte es, eine Reihe offen zu halten und mehrere Lese- oder Schreiboperationen für jede der Spalten in dieser Reihe auszuführen.
Page Mode DRAM wurde später mit Fast Page Mode DRAM verbessert. Page Mode DRAM erlaubte nur die Angabe einer tatsächlichen Spaltenadresse nach dem Öffnen einer Zeile. Es wurde ein separater Befehl ausgegeben, der Anweisungen zum Auswählen einer Spalte gab. Der schnelle Seitenmodus ermöglichte die Bereitstellung der Spaltenadresse vor der Anweisung zur Auswahl einer Spalte, was eine geringfügige Reduzierung der Latenzzeit ermöglichte.
EDO-DRAM
EDO DRAM oder Extended Data Out DRAM fügte die Möglichkeit hinzu, eine neue Spalte auszuwählen. Gleichzeitig werden noch Daten aus der zuvor angegebenen Spalte ausgelesen. Dadurch konnten Befehle per Pipeline weitergeleitet und eine Leistungssteigerung von bis zu 30 % erzielt werden.
Burst EDO RAM war der letzte asynchrone DRAM-Standard. Als es auf den Markt kam, machte synchrones DRAM bereits Fortschritte, um die dominierende Form von DRAM zu werden. Es ermöglichte die Angabe eines Bursts von Spaltenadressen in einem einzigen Taktzyklus durch Auswahl von an Adresse und dann Bestimmen, von bis zu den folgenden drei Spalten in der Reihe für verringert zu lesen Latenz.
Fazit
Asynchrones DRAM war eine frühe Form von DRAM, die die DRAM-Uhr nicht mit der CPU-Uhr synchronisierte. Dies funktionierte gut genug, während die CPU-Frequenzen niedrig waren. Aber als sie zunahmen, begann es seine Schwäche zu zeigen. Synchrones RAM wurde schließlich zum dominierenden Akteur auf dem DRAM-Markt. Seine erhöhte Effizienz und skalierbare Leistung werden weiter verbessert. Derzeit wird im Wesentlichen kein asynchroner DRAM aktiv hergestellt, da ihn nichts wirklich verwendet. Es ist unwahrscheinlich, dass es jemals ein Comeback geben wird.