Wie sich der Tod von SRAM auf die Zukunft von PCs auswirken wird

Im Dezember, Wikichip berichtete dass der 3-nm-Prozess von TSMC in Bezug auf die SRAM-Dichte praktisch keine Verbesserung der Dichte gegenüber dem vorherigen 5-nm-Knoten des Unternehmens aufwies. Die Veröffentlichung stellte eine einfache Frage: Haben wir gerade den Tod von SRAM miterlebt? Zumindest nach Meinung von Wikichip ist „historische Skalierung offiziell tot.“

Diese Idee hat enorme Auswirkungen auf die gesamte Technologiebranche und ihre Auswirkungen werden in den kommenden Jahren bei PCs und anderen Geräten spürbar sein. Aber Sie fragen sich vielleicht, was das alles bedeutet und ob es Sie interessieren sollte. Um zu verstehen, wie sich der „Tod von SRAM“ auf PCs auswirken wird und wie Chipdesigner damit umgehen werden, müssen wir über Knoten, Moores Gesetz und Cache sprechen.

Das Mooresche Gesetz starb allmählich und jetzt plötzlich aus

Das Mooresche Gesetz ist der Maßstab für den Erfolg der Halbleiterindustrie und besagt, dass neuere Chips doppelt so viele Transistoren haben sollten wie Chips von vor zwei Jahren. Intel, AMD und andere Chipdesigner möchten sicherstellen, dass sie mit dem Mooreschen Gesetz Schritt halten, und wenn sie nicht mithalten können, verlieren sie den technologischen Vorsprung gegenüber der Konkurrenz.

Da Prozessoren nur eine begrenzte Größe haben können, besteht die einzige zuverlässige Möglichkeit, die Transistorzahl zu erhöhen, darin, sie zu verkleinern und dichter zusammenzupacken. Ein Knoten oder Prozess ist die Art und Weise, wie ein Halbleiterhersteller (auch Fabs und Foundries genannt) einen Chip herstellt. Ein Knoten wird normalerweise durch die Größe eines Transistors definiert. Je kleiner desto besser. Die Aufrüstung auf den neuesten Herstellungsprozess war schon immer eine zuverlässige Möglichkeit, die Anzahl und Leistung der Transistoren zu erhöhen, und seit Jahrzehnten ist die Branche in der Lage, alle Erwartungen zu erfüllen.

Leider ist das Mooresche Gesetz schon seit Jahren im Sterben, etwa seit 2010, als die Branche die 32-nm-Marke erreichte. Als es versuchte weiterzufahren, prallte es gegen eine Mauer. Fast jede Fabrik, von TSMC über Samsung bis hin zu GlobalFoundries, hatte Schwierigkeiten, etwas zu entwickeln, das kleiner als 32 nm ist. Irgendwann wurden neue Technologien entwickelt, die den Fortschritt wieder möglich machten, doch Transistoren werden nicht mehr so ​​kleiner wie früher. Der Name eines Knotens spiegelt nicht mehr wider, wie klein der Transistor tatsächlich ist, und neue Prozesse bringen nicht mehr die frühere Dichtesteigerung.

Als die Branche 2010 versuchte, über die 32-nm-Marke hinauszugehen, stieß sie vor eine Mauer.

Was ist also mit dem 3-nm-Knoten von TSMC los? Nun, es gibt zwei Haupttypen von Transistoren, die in einem typischen Prozessor vorhanden sind: solche für die Logik und solche für SRAM oder Cache. Logik lässt sich schon seit einiger Zeit einfacher verkleinern als Cache (der Cache ist bereits sehr dicht), aber dies ist das erste Mal, dass eine Foundry wie TSMC es in einem neuen Knoten überhaupt nicht schafft, ihn zu verkleinern. Irgendwann wird eine 3-nm-Variante mit deutlich höherer Cache-Dichte erwartet, aber TSMC Sicherlich wird ein Wendepunkt erreicht, an dem die Skalierung sehr gering ist und andere Fabriken möglicherweise dasselbe erleben Problem.

Das Problem besteht jedoch nicht nur darin, dass die Cache-Größe nicht erhöht werden kann, ohne mehr Speicherplatz zu verbrauchen. Prozessoren können nur eine bestimmte Größe haben, und der vom Cache eingenommene Platz ist Platz, der nicht für die Logik oder die Transistoren verwendet werden kann, was zu direkten Leistungssteigerungen führt. Gleichzeitig benötigen Prozessoren mit mehr Kernen und anderen Features mehr Cache, um speicherbedingte Engpässe zu vermeiden. Auch wenn die Logikdichte mit jedem neuen Knoten weiter zunimmt, reicht dies möglicherweise nicht aus, um die fehlende SRAM-Skalierung auszugleichen. Dies könnte der Todesstoß für Moores Gesetz sein.

Wie die Industrie das SRAM-Problem lösen kann

Es gibt drei Ziele, die Hochleistungsprozessoren erfüllen müssen: Die Größe ist begrenzt, Cache ist erforderlich und neue Knoten werden die Größe des Caches nicht mehr wesentlich reduzieren, wenn überhaupt. Es ist zwar möglich, die Leistung durch Architekturverbesserungen und höhere Taktraten zu steigern, aber hinzufügen Mehr Transistoren waren schon immer der einfachste und beständigste Weg, um eine generationsübergreifende Geschwindigkeitssteigerung zu erreichen. Um diese Herausforderung zu meistern, muss sich eine dieser Grundlagen ändern.

Wie sich herausstellt, gibt es bereits eine perfekt funktionierende Lösung für das SRAM-Problem: Chiplets. Es ist die Technologie, die AMD seit 2019 für seine Desktop- und Server-CPUs verwendet. Bei einem Chiplet-Design werden mehrere Siliziumstücke (oder Chips) verwendet, und jeder Chip hat eine oder nur wenige Funktionen. Einige könnten zum Beispiel nur Kerne haben. Dies steht im Gegensatz zu einem monolithischen Design, bei dem sich alles in einem einzigen Chip befindet.

Chiplets umgehen das Größenproblem und tragen maßgeblich dazu bei, dass AMD mit dem Mooreschen Gesetz Schritt halten konnte. Denken Sie daran, dass es bei Moores Gesetz nicht darum geht Dichte, Aber Anzahl der Transistoren. Mit der Chiplet-Technologie konnte AMD Prozessoren mit einer Gesamtchipfläche von über 1.000 mm2 entwickeln; Es ist wahrscheinlich unmöglich, diese CPU in nur einem einzigen Chip herzustellen.

Das Wichtigste, was AMD getan hat, um das Cache-Problem zu lindern, besteht darin, den Cache auf einem eigenen Chip zu platzieren. Der V-Cache im Ryzen 7 5800X3D und die Speicherchiplets im RX 7000-Serie sind ein Beispiel für Cache-Chiplets in Aktion. Es ist wahrscheinlich, dass AMD die Zeichen der Zeit erkannt hat, da es seit Jahren schwierig ist, den Cache zu verkleinern, und Da der Cache nun von allem anderen abgetrennt werden kann, bleibt mehr Platz für größere Chiplets mit mehr Kerne. Der Hauptchip der RX 7900

Chiplets sind jedoch nicht die einzige Möglichkeit. Nvidias CEO kürzlich verkündete den Tod des Mooreschen Gesetzes. Das Unternehmen selbst setzt auf seine Technologie der künstlichen Intelligenz, um eine höhere Leistung zu erzielen, ohne von einem monolithischen Design abrücken zu müssen. Seine neueste Ada-Architektur ist dank Funktionen wie DLSS 3 theoretisch um ein Vielfaches schneller als Ampere der letzten Generation. Allerdings werden wir in den kommenden Jahren sehen, ob das Mooresche Gesetz beibehalten werden muss oder ob neue Technologien die Leistungsvorteile des Hinzufügens weiterer Transistoren widerspiegeln können, ohne tatsächlich welche hinzufügen zu müssen.