DRAM es una forma de memoria de computadora que se utiliza como RAM del sistema. Todos los dispositivos informáticos modernos utilizan un tipo u otro de DRAM síncrona como RAM del sistema. La generación actual es DDR4, aunque DDR5 acaba de salir al mercado.
Sin embargo, antes de DDR RAM, existía SDR RAM. Técnicamente, SDR RAM es un retroónimo, ya que inicialmente se lo denominó SDRAM, abreviatura de Synchronous Dynamic Random Access Memory. Esto lo diferenciaba de las formas anteriores de DRAM, que eran asincrónicas.
A diferencia de la DRAM síncrona, el reloj de la memoria no está sincronizado con el reloj de la CPU para la DRAM asíncrona. Esto significa que la CPU desconoce la velocidad a la que opera la RAM. La CPU emite instrucciones y proporciona datos para que se escriban en la RAM tan rápido como el comando y la E/S. los buses lo permiten, con la expectativa de que el controlador de memoria manejará eso en un momento apropiado velocidad. También significa que la CPU pide datos sin saber cuánto tiempo tendrá que esperar la respuesta.
Esto significaba que la CPU necesitaba enviar comandos con menos frecuencia de lo que permitía la especificación. Si un segundo comando se envió demasiado rápido, su funcionamiento podría afectar al primero. Este tipo de situación habría llevado a la corrupción de datos y respuestas sin sentido. El sistema funcionó y fue el estándar para DRAM desde su inicio en la década de 1960 hasta que DRAM síncrona mostró su superioridad y se convirtió en la forma dominante de DRAM.
Historia de la DRAM asíncrona
La primera iteración de DRAM asíncrona tenía una ineficiencia. Se interactúa con toda la DRAM proporcionando una fila y una columna de celdas de memoria. Después de proporcionar esta información, puede escribir datos en esas celdas o leer datos de ellas, según los comandos proporcionados. Para interactuar con cualquier celda de memoria, primero se debe proporcionar la fila, en lo que es la parte más lenta del proceso de lectura o escritura. Solo una vez que se ha abierto la fila, se puede seleccionar una columna para interactuar con celdas de memoria específicas.
La primera iteración de DRAM asíncrona requería que se proporcionara la dirección de fila para cada interacción. Es importante destacar que esto significaba que el lento proceso de abrir la fila tenía que ocurrir cada vez. Incluso si la interacción fue con la misma fila. La segunda iteración, llamada RAM de modo de página, permitía mantener abierta una fila y realizar varias operaciones de lectura o escritura en cualquiera de las columnas de esa fila.
La DRAM de modo de página se mejoró más tarde con la DRAM de modo de página rápida. La DRAM de modo de página solo permitía especificar una dirección de columna real después de abrir una fila. Se emitió un comando separado que daba instrucciones para seleccionar una columna. El modo de página rápida permitió proporcionar la dirección de la columna antes de la instrucción para seleccionar una columna, lo que proporcionó una reducción menor de la latencia.
EDO DRAM
EDO DRAM o Extended Data Out DRAM agregó la capacidad de seleccionar una nueva columna. Al mismo tiempo, todavía se leen datos de la columna especificada anteriormente. Esto permitió canalizar los comandos y proporcionó un aumento del rendimiento de hasta un 30 %.
Burst EDO RAM fue el último estándar DRAM asíncrono. Cuando llegó al mercado, la DRAM síncrona ya estaba dando pasos para convertirse en la forma dominante de DRAM. Permitió especificar una ráfaga de direcciones de columna en un solo ciclo de reloj seleccionando un dirección y luego determinando leer de hasta las siguientes tres columnas en la fila para disminuir latencia.
Conclusión
La DRAM asíncrona era una forma temprana de DRAM que no sincronizaba el reloj de la DRAM con el reloj de la CPU. Esto funcionó bastante bien mientras las frecuencias de la CPU eran bajas. Pero a medida que aumentaron, comenzó a mostrar su debilidad. La RAM síncrona finalmente se convirtió en el jugador dominante en el mercado de DRAM. Su mayor eficiencia y rendimiento escalable continúan mejorando. Actualmente, esencialmente no se fabrica DRAM asíncrona activamente ya que nada realmente la usa. Es poco probable que alguna vez regrese.