La Ley de Moore está oficialmente muerta, y podemos comprobarlo de primera mano con un anuncio reciente de TSMC.
En diciembre, Wikichip informó que el proceso de 3 nm de TSMC prácticamente no mostró ninguna mejora en la densidad con respecto al nodo de 5 nm anterior de la compañía con respecto a la densidad de SRAM. La publicación planteaba una pregunta sencilla: ¿Acabamos de presenciar la muerte de SRAM? Al menos en opinión de Wikichip, "la escala histórica está oficialmente muerta".
Esta idea tiene enormes ramificaciones para toda la industria tecnológica y sus efectos se sentirán en las PC y otros dispositivos en los años venideros. Pero quizás te preguntes qué significa todo esto y si debería importarte. Para comprender cómo afectará la "muerte de SRAM" a las PC y cómo la abordarán los diseñadores de chips, debemos hablar de nodos, la ley de Moore y el caché.
La Ley de Moore estaba muriendo gradualmente, y ahora de repente
La Ley de Moore es el punto de referencia para el éxito de la industria de los semiconductores y sostiene que los chips más nuevos deberían tener el doble de transistores que los chips de hace dos años. Intel, AMD y otros diseñadores de chips quieren asegurarse de seguir el ritmo de la Ley de Moore, y no seguir el ritmo significa perder la ventaja tecnológica frente a los competidores.
Dado que los procesadores no pueden ser tan grandes, la única forma confiable de aumentar el número de transistores es reducirlos y empaquetarlos más densamente. Un nodo o proceso es la forma en que un fabricante de semiconductores (también llamados fábricas y fundiciones) fabrica un chip; Un nodo suele definirse por el tamaño de un transistor, por lo que cuanto más pequeño, mejor. Actualizar al último proceso de fabricación siempre fue una forma confiable de aumentar el número y el rendimiento de los transistores y, durante décadas, la industria ha podido cumplir con todas las expectativas.
Desafortunadamente, la Ley de Moore lleva años muriendo, desde alrededor de 2010, cuando la industria alcanzó la marca de los 32 nm. Cuando intentó ir más lejos, chocó contra una pared de ladrillos. Casi todas las fábricas, desde TSMC hasta Samsung y GlobalFoundries, lucharon por desarrollar algo más pequeño que 32 nm. Con el tiempo, se desarrollaron nuevas tecnologías que hicieron posible el progreso una vez más, pero los transistores ya no se hacen más pequeños como antes. El nombre de un nodo ya no refleja cuán pequeño es realmente el transistor, y los nuevos procesos ya no generan las ganancias de densidad que solían generar.
La industria chocó contra un muro cuando intentó ir más allá de la marca de 32 nm en 2010.
Entonces, ¿qué pasa con el nodo de 3 nm de TSMC? Bueno, hay dos tipos principales de transistores que se encuentran en un procesador típico: los de lógica y los de SRAM o caché. La lógica ha sido más fácil de reducir que el caché durante un tiempo (el caché ya es muy denso), pero esta es la primera vez que vemos que una fundición como TSMC no logra reducirlo en absoluto en un nuevo nodo. Se espera una variante de 3 nm con una densidad de caché significativamente mayor en algún momento, pero TSMC ciertamente llegó a un punto de inflexión donde la escala es muy pequeña, y otras fábricas pueden encontrar lo mismo problema.
Pero el problema no es sólo no poder aumentar la cantidad de caché sin consumir más área. Los procesadores sólo pueden ser tan grandes, y cualquier espacio ocupado por la caché es espacio que no puede usarse para la lógica o los transistores que conducen a ganancias directas de rendimiento. Al mismo tiempo, los procesadores con más núcleos y otras características necesitan más caché para evitar cuellos de botella relacionados con la memoria. Aunque la densidad de la lógica continúa aumentando con cada nuevo nodo, puede que no sea suficiente para compensar la falta de escalamiento de SRAM. Este podría ser el golpe mortal para la Ley de Moore.
Cómo la industria puede resolver el problema de la SRAM
Hay tres objetivos que los procesadores de alto rendimiento deben cumplir: el tamaño es limitado, se requiere caché y los nuevos nodos ya no reducirán mucho el tamaño del caché, si es que lo hacen. Si bien es posible aumentar el rendimiento mediante mejoras arquitectónicas y velocidades de reloj más altas, agregar más transistores siempre ha sido la forma más fácil y consistente de lograr un aumento de velocidad generacional. Para superar este desafío, uno de estos fundamentos debe cambiar.
Resulta que ya existe una solución que funciona perfectamente para el problema de la SRAM: los chiplets. Es la tecnología que AMD utiliza desde 2019 para sus CPU de escritorio y servidores. Un diseño de chiplet utiliza múltiples piezas de silicio (o matrices), y cada matriz tiene una o solo unas pocas funciones; algunos podrían tener simplemente núcleos, por ejemplo. Esto se opone a un diseño monolítico donde todo está en un solo dado.
Los chiplets solucionan el problema del tamaño y son una parte clave de por qué AMD ha podido mantenerse al día con la Ley de Moore. Recuerde, la Ley de Moore no se trata de densidad, pero recuento de transistores. Con la tecnología chiplet, AMD ha podido crear procesadores con un área total de matriz de más de 1.000 mm2; Fabricar esta CPU en un solo troquel probablemente sea imposible.
Lo más importante que ha hecho AMD para mitigar el problema del caché es colocar el caché en su propio módulo. El V-Cache dentro del Ryzen 7 5800X3D y los chips de memoria en el Serie RX 7000 son un ejemplo de chiplets de caché en acción. Es probable que AMD haya visto la escritura en la pared ya que el caché ha sido difícil de reducir durante años, y Ahora que el caché se puede dividir de todo lo demás, deja más espacio para chiplets más grandes con más núcleos. El troquel principal del RX 7900 XTX tiene sólo unos 300 mm2, lo que significa que hay mucho espacio para que AMD fabrique un troquel más grande si así lo desea.
Sin embargo, los chiplets no son la única forma. El CEO de Nvidia recientemente proclamó la muerte de la Ley de Moore. La propia compañía confía en su tecnología de inteligencia artificial para conseguir un mayor rendimiento sin necesidad de alejarse de un diseño monolítico. Su arquitectura Ada más nueva es teóricamente muchas veces más rápida que Ampere de última generación gracias a características como DLSS 3. Sin embargo, veremos en los próximos años si la Ley de Moore debe mantenerse viva o si las nuevas tecnologías pueden reflejar los beneficios de rendimiento de agregar más transistores sin tener que agregar ninguno.