La DRAM synchrone ou SDRAM est la norme actuelle pour la DRAM. Son utilisation principale est la RAM système, bien qu'elle soit également utilisée dans la VRAM sur les cartes graphiques et partout où la DRAM est utilisée. Il est si dominant dans son domaine que le "S" est généralement abandonné, et il est simplement appelé DRAM. La synchronisation de la SDRAM est essentielle à ses performances et a joué un rôle déterminant dans son ascension par rapport à son prédécesseur, la DRAM asynchrone.
Travailler en synchronisation
Synchrone fait référence au fait que la SDRAM a une horloge interne et que la vitesse d'horloge est connue du système. Cela ne veut pas dire qu'il fonctionne à la même vitesse d'horloge que le CPU. Mais il a une horloge interne, et le CPU le sait. Cela permet d'optimiser les interactions avec la RAM afin que le bus d'E / S soit pleinement utilisé plutôt que d'être laissé inactif pour garantir qu'aucune commande n'interfère avec d'autres commandes.
Une partie du problème est que lors de l'écriture de données sur DRAM. Les données doivent être fournies en même temps que la commande d'écriture des données. Lors de la lecture de données, cependant, les données sont relues deux ou trois cycles d'horloge après l'émission de la commande de lecture. Cela signifie que le contrôleur DRAM doit laisser suffisamment de temps pour que les opérations de lecture se terminent avant qu'une opération d'écriture ne se produise. Avec la DRAM asynchrone, cela s'est produit en laissant simplement plus de temps que nécessaire pour que l'opération se termine. Cette pratique, cependant, laissait le bus d'E/S inactif. Dans le même temps, le contrôleur a attendu suffisamment pour être sûr, ce qui était une utilisation inefficace des ressources.
La DRAM synchrone utilise une horloge interne pour synchroniser le transfert des données et l'exécution des commandes. Cela permet aux opérations temporelles du contrôleur de mémoire d'utiliser de manière optimale le bus d'E/S et garantit des niveaux de performances plus élevés.
Améliorations par rapport à la DRAM asynchrone
En dehors des améliorations de la synchronisation permettant un meilleur contrôle, la principale amélioration de la SDRAM est la possibilité d'avoir plusieurs banques de mémoire dans la DRAM. Chaque banque fonctionne essentiellement de manière indépendante en interne. Au sein d'une banque, une seule ligne peut être ouverte à la fois. Pourtant, une deuxième ligne peut être ouverte dans une banque différente, permettant aux opérations de lecture ou d'écriture d'être pipelinées. Cette conception empêche le bus d'E/S de rester inactif. Dans le même temps, une nouvelle opération de lecture ou d'écriture est mise en file d'attente, ce qui augmente l'efficacité.
Une façon d'y penser consiste à ajouter une troisième dimension à un tableau à deux dimensions. Vous ne pouvez toujours lire ou écrire des données qu'à partir d'un seul endroit à la fois. Mais vous pouvez préparer une autre ligne dans une banque différente pendant que l'on interagit avec celle-ci.
Un autre avantage de la SDRAM provient de l'inclusion de données de synchronisation sur une puce de la mémoire. Certaines clés RAM modernes permettent des performances plus rapides que les normes DRAM officielles en codant leurs informations de performances de synchronisation spécifiques sur cette puce. Il peut également être possible de remplacer manuellement ces paramètres, permettant à la RAM d'être "overclockée". C'est souvent très détaillé, car de nombreuses valeurs de synchronisation peuvent être configurées et tendent à fournir une performance minimale bénéficier à. L'overclocking de la RAM présente également un risque d'instabilité, mais peut offrir des avantages dans certaines charges de travail.
Améliorations au fil du temps
La vitesse d'horloge réelle de la mémoire n'a pas beaucoup augmenté depuis la sortie de la SDRAM. La première itération de SDRAM a reçu le rétronyme SDR. C'est l'abréviation de Single Data Rate pour le distinguer de la dernière mémoire DDR ou Double Data Rate. Ces types, ainsi que de nombreuses autres formes de DRAM, sont tous des exemples de SDRAM. Le cycle d'horloge de la puce DRAM contrôle le temps entre les opérations les plus rapides de la DRAM. Par exemple, la lecture d'une colonne à partir d'une ligne ouverte prend un seul cycle d'horloge.
Il est important de noter qu'il existe deux vitesses d'horloge distinctes pour la SDRAM, l'horloge interne et l'horloge du bus d'E/S. Les deux peuvent être contrôlés indépendamment et ont été mis à niveau au fil du temps. L'horloge interne est la vitesse de la mémoire elle-même et influence directement la latence. L'horloge d'E/S contrôle la fréquence à laquelle les données qui ont été lues à partir de la SDRAM ou qui y seront écrites peuvent être transmises. Cette vitesse d'horloge, combinée à la largeur du bus d'E/S, influence la bande passante. Les deux horloges sont liées et sont essentielles aux hautes performances de la SDRAM.
Comment les vitesses ont augmenté
La norme officielle JEDEC pour la première génération de DDR SDRAM avait des horloges de mémoire entre 100 et 200 MHz. La DDR3 propose toujours 100MHz horloges de mémoire, bien qu'il ait également normalisé des vitesses d'horloge jusqu'à 266,6 MHz. Malgré cela, des modifications internes de la vitesse d'horloge des E/S et du quantité de données incluses dans une opération de lecture signifiait que même à une horloge mémoire de 100 MHz, la bande passante pour une unité de temps était quadruplée.
La DDR4 a modifié le modèle de mise à niveau et doublé l'horloge de la mémoire avec une plage comprise entre 200 et 400 MHz, réalisant à nouveau un doublement de la bande passante disponible tout en réduisant la latence. La norme DDR5 commence également par une horloge mémoire de 200 MHz. Pourtant, il atteint jusqu'à 450 MHz, revenant à doubler la quantité de données transférées par cycle pour doubler la bande passante.
Conclusion
La DRAM synchrone est le principal type de DRAM utilisé aujourd'hui. C'est la base de la RAM système et de la VRAM dans les applications graphiques. En synchronisant les actions de la DRAM avec les horloges, les performances réelles de la DRAM peuvent être connues, permettant aux opérations d'être efficacement mises en file d'attente pour l'exécution. C'est beaucoup plus efficace que de laisser plus de temps qu'il n'en faut car il n'y a pas de mesure directe ni de moyen de savoir quand une commande spécifique a été exécutée.
Les horloges qui contrôlent la SDRAM sont essentielles à ses hautes performances. Ils contrôlent la fréquence d'exécution des commandes et la vitesse à laquelle les données peuvent être lues ou écrites sur la DRAM. En ayant ces timings connus, ils peuvent être optimisés pour des performances optimales.