La DRAM est une forme de mémoire informatique utilisée comme RAM système. Tous les appareils informatiques modernes utilisent une version ou une autre de DRAM synchrone comme RAM système. La génération actuelle est la DDR4, même si la DDR5 vient d'arriver sur le marché.
Avant la RAM DDR, cependant, il y avait la RAM SDR. Techniquement, SDR RAM est un rétronyme, car il était initialement appelé SDRAM, abréviation de Synchronous Dynamic Random Access Memory. Cela le distinguait des formes précédentes de DRAM, qui étaient asynchrones.
Contrairement à la DRAM synchrone, l'horloge de la mémoire n'est pas synchronisée avec l'horloge du processeur pour la DRAM asynchrone. Cela signifie que le CPU ignore la vitesse à laquelle la RAM fonctionne. Le CPU émet des instructions et fournit des données à écrire dans la RAM aussi rapidement que la commande et les E/S les bus le permettent, dans l'espoir que le contrôleur de mémoire s'en chargera à un moment approprié. la rapidité. Cela signifie également que le CPU demande des données sans savoir combien de temps il devra attendre la réponse.
Cela signifiait que le processeur devait envoyer des commandes moins souvent que la spécification ne l'autorisait. Si une deuxième commande était envoyée trop rapidement, son fonctionnement pourrait impacter la première. Ce genre de situation aurait conduit à la corruption des données et à des réponses absurdes. Le système fonctionnait et était la norme pour la DRAM depuis sa création dans les années 1960 jusqu'à ce que la DRAM synchrone montre sa supériorité et devienne la forme dominante de DRAM.
Histoire de la DRAM asynchrone
La première itération de la DRAM asynchrone présentait une inefficacité. Toute la DRAM interagit en fournissant une rangée et une colonne de cellules de mémoire. Après avoir fourni ces informations, vous pouvez soit écrire des données dans ces cellules, soit en lire des données, selon les commandes fournies. Pour interagir avec n'importe quelle cellule de mémoire, la ligne doit être fournie en premier, dans la partie la plus lente du processus de lecture ou d'écriture. Ce n'est qu'une fois que la ligne a été ouverte qu'une colonne peut être sélectionnée pour interagir avec des cellules de mémoire spécifiques.
La première itération de la DRAM asynchrone nécessitait que l'adresse de ligne soit fournie pour chaque interaction. Surtout, cela signifiait que le lent processus d'ouverture de la rangée devait se produire à chaque fois. Même si l'interaction était avec la même ligne. La deuxième itération, appelée Page Mode RAM, permettait de maintenir une ligne ouverte et de multiples opérations de lecture ou d'écriture effectuées sur l'une des colonnes de cette ligne.
La DRAM en mode page a ensuite été améliorée avec la DRAM en mode page rapide. La DRAM en mode page ne permettait de spécifier une adresse de colonne réelle qu'après l'ouverture d'une ligne. Une commande distincte a été émise qui a donné des instructions pour sélectionner une colonne. Le mode de page rapide permettait de fournir l'adresse de la colonne avant l'instruction de sélectionner une colonne, offrant une réduction mineure de la latence.
DRAM EDO
EDO DRAM ou Extended Data Out DRAM a ajouté la possibilité de sélectionner une nouvelle colonne. Dans le même temps, les données sont toujours lues à partir de la colonne précédemment spécifiée. Cela a permis de canaliser les commandes et d'augmenter les performances jusqu'à 30 %.
Burst EDO RAM était la dernière norme DRAM asynchrone. Au moment de son arrivée sur le marché, la DRAM synchrone faisait déjà des progrès pour devenir la forme dominante de DRAM. Il permettait de spécifier une rafale d'adresses de colonne dans un seul cycle d'horloge en sélectionnant un adresse, puis en déterminant de lire à partir des trois colonnes suivantes dans la rangée pour diminuer latence.
Conclusion
La DRAM asynchrone était une forme précoce de DRAM qui ne synchronisait pas l'horloge de la DRAM avec l'horloge du processeur. Cela fonctionnait assez bien lorsque les fréquences du processeur étaient faibles. Mais à mesure qu'ils augmentaient, il commençait à montrer sa faiblesse. La RAM synchrone est finalement devenue l'acteur dominant sur le marché de la DRAM. Son efficacité accrue et ses performances évolutives continuent de s'améliorer. Actuellement, pratiquement aucune DRAM asynchrone n'est activement créée car rien ne l'utilise vraiment. Il est peu probable qu'il revienne un jour.