La loi de Moore est officiellement morte, et nous pouvons le constater par une récente annonce de TSMC,
En décembre, Puce Wiki signalée que le processus 3 nm de TSMC n'a montré pratiquement aucune amélioration de la densité par rapport au précédent nœud 5 nm de l'entreprise en ce qui concerne la densité SRAM. La publication posait une question simple: venons-nous d’assister à la mort de SRAM? Du moins, de l'avis de Wikichip, « la mise à l'échelle historique est officiellement morte ».
Cette idée a des ramifications énormes pour l’ensemble de l’industrie technologique, et ses effets se feront sentir sur les PC et autres appareils dans les années à venir. Mais vous vous demandez peut-être ce que tout cela signifie et si vous devriez vous en soucier. Afin de comprendre l'impact de la « mort de la SRAM » sur les PC et la manière dont les concepteurs de puces vont y faire face, nous devons parler des nœuds, de la loi de Moore et du cache.
La loi de Moore disparaissait progressivement, et maintenant soudainement
La loi de Moore est la référence en matière de réussite de l'industrie des semi-conducteurs et stipule que les puces les plus récentes devraient contenir deux fois plus de transistors que les puces d'il y a deux ans. Intel, AMD et d'autres concepteurs de puces veulent s'assurer qu'ils suivent la loi de Moore, et ne pas suivre le rythme signifie perdre l'avantage technologique au profit de leurs concurrents.
Étant donné que les processeurs ne peuvent avoir qu'une taille limitée, le seul moyen fiable d'augmenter le nombre de transistors est de les réduire et de les regrouper de manière plus dense. Un nœud ou un processus est la manière dont un fabricant de semi-conducteurs (également appelé usines de fabrication et fonderies) fabrique une puce; un nœud est généralement défini par la taille d’un transistor, donc plus il est petit, mieux c’est. La mise à niveau vers le processus de fabrication le plus récent a toujours été un moyen fiable d'augmenter le nombre et les performances des transistors, et depuis des décennies, l'industrie a été en mesure de répondre à toutes les attentes.
Malheureusement, la loi de Moore est en train de mourir depuis des années, depuis 2010 environ, lorsque l'industrie a atteint la barre des 32 nm. Lorsqu’il a tenté d’aller plus loin, il s’est heurté à un mur de briques. Presque toutes les usines, de TSMC à Samsung en passant par GlobalFoundries, ont eu du mal à développer quelque chose de plus petit que 32 nm. Finalement, de nouvelles technologies ont été développées qui ont rendu le progrès à nouveau possible, mais les transistors ne deviennent plus petits comme avant. Le nom d’un nœud ne reflète plus la taille réelle du transistor, et les nouveaux processus n’apportent plus les gains de densité qu’ils apportaient auparavant.
L’industrie s’est heurtée à un mur de briques lorsqu’elle a tenté d’aller plus loin que la barre des 32 nm en 2010.
Alors, que se passe-t-il avec le nœud 3 nm de TSMC? Eh bien, il existe deux principaux types de transistors dans un processeur typique: ceux pour la logique et ceux pour la SRAM, ou le cache. La logique a été plus facile à réduire que le cache pendant un certain temps (le cache est déjà très dense), mais c'est la première fois que nous voyons une fonderie comme TSMC ne pas réussir à le réduire du tout dans un nouveau nœud. Une variante de 3 nm avec une densité de cache nettement plus élevée est attendue à un moment donné, mais TSMC certainement atteint un point d'inflexion où la mise à l'échelle est très mineure, et d'autres usines peuvent rencontrer la même chose problème.
Mais le problème n’est pas seulement de ne pas pouvoir augmenter la quantité de cache sans utiliser davantage d’espace. Les processeurs ne peuvent avoir qu'une taille limitée, et tout espace occupé par le cache est un espace qui ne peut pas être utilisé pour la logique, ni pour les transistors qui conduisent à des gains de performances directs. Dans le même temps, les processeurs dotés de plus de cœurs et d’autres fonctionnalités ont besoin de plus de cache pour éviter les goulots d’étranglement liés à la mémoire. Même si la densité logique continue d’augmenter avec chaque nouveau nœud, cela pourrait ne pas suffire à compenser le manque de mise à l’échelle de la SRAM. Cela pourrait être le coup fatal pour la loi de Moore.
Comment l'industrie peut résoudre le problème de la SRAM
Les processeurs hautes performances doivent remplir trois objectifs: la taille est limitée, le cache est requis et les nouveaux nœuds ne réduiront plus beaucoup, voire pas du tout, la taille du cache. Bien qu'il soit possible d'augmenter les performances via des améliorations architecturales et des vitesses d'horloge plus élevées, en ajoutant plus de transistors a toujours été le moyen le plus simple et le plus cohérent d’obtenir une accélération générationnelle de la vitesse. Afin de relever ce défi, l’un de ces fondamentaux doit changer.
Il s’avère qu’il existe déjà une solution parfaitement efficace au problème de la SRAM: les chipsets. C'est la technologie qu'AMD utilise depuis 2019 pour ses processeurs de bureau et de serveur. Une conception de chiplet utilise plusieurs morceaux de silicium (ou puces), et chaque puce a une ou quelques fonctions; certains pourraient simplement avoir des cœurs par exemple. Ceci s’oppose à une conception monolithique où tout est dans une seule matrice.
Les chipsets contournent le problème de taille et jouent un rôle clé dans la raison pour laquelle AMD a pu suivre la loi de Moore. N'oubliez pas que la loi de Moore ne concerne pas densité, mais nombre de transistors. Grâce à la technologie chiplet, AMD a pu créer des processeurs avec une surface totale de puce supérieure à 1 000 mm2; fabriquer ce processeur en une seule puce est probablement impossible.
La chose la plus importante qu'AMD ait faite pour atténuer le problème du cache est de placer le cache sur sa propre puce. Le V-Cache à l'intérieur du Ryzen 7 5800X3D et les chipsets de mémoire dans le Série RX 7000 sont un exemple de chiplets de cache en action. Il est probable qu'AMD ait vu l'écriture sur le mur puisque le cache est difficile à réduire depuis des années maintenant, et maintenant que le cache peut être partitionné de tout le reste, cela laisse plus d'espace pour les chipsets plus gros avec plus de noyaux. La puce principale du RX 7900 XTX ne mesure qu'environ 300 mm2, ce qui signifie qu'AMD a suffisamment de place pour fabriquer une puce plus grande s'il le souhaite.
Les chiplets ne sont cependant pas le seul moyen. Le PDG de Nvidia récemment a proclamé la mort de la loi de Moore. L’entreprise elle-même s’appuie sur sa technologie d’intelligence artificielle pour obtenir de meilleures performances sans avoir à s’éloigner d’une conception monolithique. Sa nouvelle architecture Ada est théoriquement plusieurs fois plus rapide que l'Ampère de dernière génération grâce à des fonctionnalités telles que DLSS 3. Cependant, nous verrons dans les années à venir si la loi de Moore doit être maintenue ou si les nouvelles technologies peuvent refléter les avantages en termes de performances de l'ajout de transistors supplémentaires sans avoir à en ajouter réellement.