ऐतिहासिक रूप से सीपीयू ने अनौपचारिक "मूर के नियम" के अनुसार प्रदर्शन में तेजी से वृद्धि की है। मूर का नियम एक अवलोकन है कि प्रोसेसर में ट्रांजिस्टर की संख्या, और इस प्रकार प्रोसेसर की प्रसंस्करण शक्ति, लगभग हर दो साल में दोगुनी हो जाती है।
मूर का नियम दशकों तक लगातार बना रहा क्योंकि इसे पहली बार 1965 में पेश किया गया था, मुख्य रूप से प्रोसेसर निर्माताओं द्वारा निरंतर प्रगति करने के कारण कि वे ट्रांजिस्टर को कितना छोटा बना सकते हैं। प्रोसेसर ट्रांजिस्टर के आकार को सिकोड़ने से प्रदर्शन बढ़ता है क्योंकि अधिक ट्रांजिस्टर तब एक छोटी जगह में फिट हो सकते हैं और क्योंकि छोटे घटक अधिक शक्ति-कुशल होते हैं।
मूर का नियम मर चुका है
वास्तविक रूप से हालांकि, मूर का नियम हमेशा के लिए धारण करने वाला नहीं था, क्योंकि घटकों को छोटा करना कठिन और कठिन होता जाता है। 2010 के बाद से, 14 और 10-नैनोमीटर पैमाने पर - जो कि एक मीटर का 10 अरबवां हिस्सा है - प्रोसेसर निर्माताओं ने भौतिक रूप से संभव के किनारे में भागना शुरू कर दिया है। प्रोसेसर निर्माताओं ने वास्तव में 10 एनएम से नीचे की प्रक्रिया के आकार को कम करने के लिए संघर्ष किया है, हालांकि 2020 तक कुछ 7 एनएम चिप्स उपलब्ध हैं और 5 एनएम चिप्स डिजाइन चरण में हैं।
प्रक्रिया संकोचन की कमी का मुकाबला करने के लिए, प्रोसेसर निर्माताओं को प्रोसेसर के प्रदर्शन को बढ़ाने के लिए अन्य तरीकों का उपयोग करना पड़ा है। इन विधियों में से एक बस बड़े प्रोसेसर बनाना है।
उपज
इस तरह से एक अविश्वसनीय रूप से जटिल प्रोसेसर बनाने के मुद्दों में से एक यह है कि प्रक्रिया की उपज 100% नहीं है। कुछ प्रोसेसर जो बनाए जाते हैं, वे बनाते समय केवल दोषपूर्ण होते हैं और उन्हें फेंकने की आवश्यकता होती है। एक बड़ा प्रोसेसर बनाते समय, बड़े क्षेत्र का मतलब है कि प्रत्येक चिप में दोष होने की संभावना अधिक होती है, जिसके लिए उसे फेंकना पड़ता है।
प्रोसेसर एक सिलिकॉन वेफर पर कई प्रोसेसर के साथ बैचों में बने होते हैं। उदाहरण के लिए, यदि इन वेफर्स में औसतन 20 त्रुटियां हैं, तो प्रति वेफर लगभग 20 प्रोसेसर को फेंकना होगा। एक छोटे सीपीयू डिजाइन के साथ, एक वेफर पर सौ प्रोसेसर हो सकते हैं; 20 खोना अच्छा नहीं है, लेकिन 80% उपज लाभदायक होनी चाहिए। एक बड़े डिज़ाइन के साथ, हालांकि, आप एक वेफर पर कई प्रोसेसर फिट नहीं कर सकते हैं, शायद वेफर पर केवल 50 बड़े प्रोसेसर फिट होते हैं। इन 50 में से 20 को खोना बहुत अधिक दर्दनाक है और लाभदायक होने की संभावना बहुत कम है।
नोट: इस उदाहरण में मान केवल प्रदर्शन उद्देश्यों के लिए उपयोग किए जाते हैं और जरूरी नहीं कि वे वास्तविक दुनिया के प्रतिफल के प्रतिनिधि हों।
चिपलेट
इस समस्या से निपटने के लिए, प्रोसेसर निर्माताओं ने कुछ कार्यक्षमता और घटकों को एक या अधिक अलग-अलग चिप्स में अलग कर दिया है, हालांकि वे एक ही समग्र पैकेज में रहते हैं। ये अलग किए गए चिप्स एकल मोनोलिथिक चिप से छोटे होते हैं और इन्हें "चिपलेट्स" के रूप में जाना जाता है।
प्रत्येक व्यक्तिगत चिपलेट को समान प्रक्रिया नोड का उपयोग करने की भी आवश्यकता नहीं होती है। एक ही समग्र पैकेज में 7 एनएम और 14 एनएम आधारित चिपसेट दोनों का होना पूरी तरह से संभव है। एक अलग प्रक्रिया नोड का उपयोग करने से लागत बचाने में मदद मिल सकती है, क्योंकि बड़े नोड्स बनाना आसान होता है और पैदावार आमतौर पर अधिक होती है क्योंकि तकनीक कम अत्याधुनिक होती है।
युक्ति: प्रोसेस नोड इस्तेमाल किए जा रहे ट्रांजिस्टर के पैमाने को संदर्भित करने के लिए इस्तेमाल किया जाने वाला शब्द है।
उदाहरण के लिए, एएमडी की दूसरी पीढ़ी के ईपीवाईसी सर्वर सीपीयू में, सीपीयू प्रोसेसर कोर आठ अलग-अलग चिपलेट में विभाजित होते हैं, प्रत्येक में 7 एनएम प्रोसेसर नोड का उपयोग होता है। एक अलग 14 एनएम नोड चिपलेट का उपयोग आई/ओ, या चिपलेट के इनपुट/आउटपुट और समग्र सीपीयू पैकेज को संसाधित करने के लिए भी किया जाता है।
इंटेल अपने भविष्य के कुछ सीपीयू को दो अलग सीपीयू प्रोसेसर चिप्स के लिए डिजाइन कर रहा है, जिनमें से प्रत्येक एक अलग प्रक्रिया नोड पर चलता है। विचार यह है कि पुराने लार्डर नोड का उपयोग कम बिजली की आवश्यकता वाले कार्यों के लिए किया जा सकता है, जबकि अधिकतम प्रदर्शन की आवश्यकता होने पर नए छोटे नोड सीपीयू कोर का उपयोग किया जा सकता है। स्प्लिट प्रोसेसिंग नोड का उपयोग करने वाला डिज़ाइन विशेष रूप से इंटेल के लिए सहायक होगा जिसने अपनी 10 एनएम प्रक्रिया के लिए स्वीकार्य पैदावार प्राप्त करने के लिए संघर्ष किया है।