सैमसंग ऑस्टिन आर एंड डी सेंटर ने अपने अप्रकाशित Exynos M6 CPU माइक्रोआर्किटेक्चर के विवरण का खुलासा किया

हम जानते हैं कि सैमसंग के ऑस्टिन रिसर्च एंड डेवलपमेंट सेंटर (एसएआरसी) में कस्टम सीपीयू कोर प्रोजेक्ट किसी अंत पर आएं अक्टूबर 2019 में. उस प्रोजेक्ट के लिए जिसे 2016 में Exynos M1-विशेषता Exynos 8890 के लॉन्च के साथ इतनी धूमधाम से प्रचारित किया गया था, यह एक दुखद अंत था। SARC ने परियोजना को क्यों बंद कर दिया? Exynos M5 कस्टम कोर, में दिखाया गया है एक्सिनोस 990 SoC, निकट भविष्य के लिए सैमसंग द्वारा डिज़ाइन किया गया अंतिम पूर्ण कस्टम कोर है, और बाद में, यह देखना आसान है कि सैमसंग ने कस्टम कोर को क्यों छोड़ दिया, क्योंकि वे बस पर्याप्त प्रतिस्पर्धी नहीं थे। अब यह ज्ञात है कि Exynos M5 कोर 100% बिजली दक्षता घाटा है एआरएम के कॉर्टेक्स-ए77 के विरुद्ध, जो बहुत कुछ कहता है। फिर भी, इसका परिणाम वैसा नहीं होना था। Exynos M1 और Exynos M2 डिज़ाइन ने कुछ आशाएँ दिखाईं, और कस्टम CPU कोर प्रोजेक्ट को उस समय मोबाइल CPU क्षेत्र में प्रतिस्पर्धा के लिए महत्वपूर्ण माना गया। आईपीसी में बड़ी वृद्धि के बावजूद Exynos M3 में बड़ी गिरावट आई

एक्सिनोस एम4 और Exynos M5 ARM के स्टॉक CPU IP के साथ तालमेल बनाए रखने में विफल रहा। अगले कस्टम कोर, रद्द किए गए Exynos M6 में माइक्रोआर्किटेक्चरल परिवर्तन क्या थे?

अब तक, उस प्रश्न का उत्तर अज्ञात था। अब, हालाँकि, SARC CPU विकास टीम ने "सैमसंग Exynos CPU आर्किटेक्चर का विकास" शीर्षक से एक पेपर प्रस्तुत किया है (जिसके बारे में हमें इसके माध्यम से पता चला) आनंदटेक) कंप्यूटर आर्किटेक्चर के लिए अंतर्राष्ट्रीय संगोष्ठी (आईएससीए) में, जो एक आईईईई सम्मेलन है। यह पिछले Exynos M सीरीज़ CPU के साथ-साथ रद्द किए गए Exynos M6 के आर्किटेक्चर के बारे में बहुत सारी जानकारी बताता है।

SARC की सीपीयू विकास टीम द्वारा प्रस्तुत पेपर में टीम के आठ साल के अस्तित्व के प्रयासों का विवरण दिया गया है, और Exynos M1 से लेकर कस्टम ARM कोर के प्रमुख विवरण भी सामने आए हैं। (Mongoose) से लेकर वर्तमान पीढ़ी के Exynos M5 (Lion), और यहां तक ​​कि अप्रकाशित Exynos M6 CPU, जो रद्द होने से पहले, Exynos 990 के 2021 SoC में शामिल होने की उम्मीद थी। उत्तराधिकारी।

सैमसंग की SARC CPU टीम की स्थापना 2011 में कस्टम CPU कोर विकसित करने के लिए की गई थी, जिसे तब सैमसंग सिस्टम्स में प्रदर्शित किया गया था LSI के Exynos SoCs। कस्टम कोर का उपयोग करने वाला पहला Exynos SoC Exynos 8890 था, जिसे 2016 के सैमसंग गैलेक्सी में प्रदर्शित किया गया था। एस7. कस्टम कोर Exynos M5 कोर के साथ Exynos 990 तक Exynos SoCs का हिस्सा बने रहे, जो Exynos-संचालित सैमसंग गैलेक्सी S20 वेरिएंट में प्रदर्शित हुआ। (आने वाली एक्सिनोस 992, गैलेक्सी नोट 20 में फीचर होने की संभावना है, एआरएम की सुविधा होने की उम्मीद है कॉर्टेक्स-ए78 और Exynos M5 नहीं।) हालाँकि, SARC ने CPU टीम से पहले Exynos M6 आर्किटेक्चर पूरा कर लिया था अक्टूबर 2019 में इसके भंग होने की खबर मिली, जिसमें विघटन को प्रभावी बनाया गया दिसंबर।

ISCA पेपर में सैमसंग के कस्टम CPU कोर Exynos M1 से Exynos M6 के बीच माइक्रोआर्किटेक्चरल अंतर की एक अवलोकन तालिका है। डिज़ाइन की कुछ प्रसिद्ध विशेषताओं का खुलासा कंपनी ने HotChips 2016 इवेंट में अपने शुरुआती M1 CPU आर्किटेक्चर डीप डाइव में किया था। HotChips 2018 में, सैमसंग ने Exynos M3 पर गहरी जानकारी दी। Exynos M4 और Exynos M5 कोर की वास्तुकला के साथ-साथ M6 की भी विस्तृत जानकारी दी गई है।

आनंदटेक ध्यान दें कि पिछले कुछ वर्षों में सैमसंग के डिज़ाइनों की एक प्रमुख विशेषता यह थी कि यह उसी ब्लूप्रिंट आरटीएल पर आधारित था जिसे Exynos M1 Mongoose कोर के साथ शुरू किया गया था। सैमसंग ने पिछले कुछ वर्षों में कोर के कार्यात्मक ब्लॉकों में सुधार करना जारी रखा है। Exynos M3 ने पहले पुनरावृत्तियों से एक बदलाव का प्रतिनिधित्व किया क्योंकि इसने कई मामलों में कोर को काफी हद तक चौड़ा किया, 4-चौड़े डिज़ाइन से 6-चौड़े मध्य-कोर तक। (दूसरी ओर, Apple A11, A12 और A13 की डिकोड चौड़ाई 7-चौड़ी है, जबकि Cortex-A76, A77 और A78 की चौड़ाई 4-चौड़ी है। Cortex-X1 डिकोड की चौड़ाई को 5-चौड़ाई तक बढ़ा देता है।)

रिपोर्ट में Exynos M5 और M6 के संबंध में कुछ खुलासे भी किए गए हैं जो पहले सार्वजनिक नहीं थे। Exynos M5 के लिए, सैमसंग ने कोर के कैश पदानुक्रम में बड़े बदलाव किए, निजी L2 कैश को एक नए से बदल दिया बड़े साझा कैश के साथ-साथ L3 संरचना में 3-बैंक डिज़ाइन से 2-बैंक डिज़ाइन में कम बदलाव का खुलासा करना विलंबता.

रद्द किया गया M6 कोर माइक्रोआर्किटेक्चर के मामले में एक बड़ी छलांग होता। SARC ने L1 अनुदेश और डेटा कैश को 64KB से 128KB तक दोगुना करने जैसे बड़े सुधार किए थे - आनंदटेक ध्यान दें कि यह एक डिज़ाइन विकल्प है जिसे अब तक केवल Apple के A-सीरीज़ कोर द्वारा लागू किया गया है, जिसकी शुरुआत Apple A12 से हुई है।

L2 की बैंडविड्थ क्षमताओं को 64B/चक्र तक दोगुना कर दिया गया था, जबकि L3 में 3MB से 4MB तक की वृद्धि देखी गई होगी। Exynos M6 एक 8-वाइड डिकोड कोर होता। जैसा कि नोट किया गया है आनंदटेक, यह डिकोड के संदर्भ में वर्तमान में ज्ञात सबसे व्यापक वाणिज्यिक माइक्रोआर्किटेक्चर होगा। हालाँकि, भले ही कोर बहुत व्यापक था, पूर्णांक निष्पादन इकाइयों में बहुत अधिक बदलाव नहीं देखा गया। एक जटिल पाइपलाइन ने दूसरी पूर्णांक विभाजन क्षमता जोड़ी, जबकि लोड/स्टोर पाइपलाइन एक लोड यूनिट, एक स्टोर यूनिट और एक लोड/स्टोर यूनिट के साथ एम5 के समान ही रही। फ्लोटिंग-पॉइंट/सिमडी पाइपलाइनों में एफएमएसी क्षमताओं के साथ एक अतिरिक्त चौथी इकाई देखी गई होगी। L1 DTLB को 48 पेज से बढ़ाकर 128 पेज कर दिया गया था, और मुख्य TLB को 4K पेज से दोगुना करके 8K पेज (32MB कवरेज) कर दिया गया था।

Exynos M6 ने M3 के बाद पहली बार कोर की आउट-ऑफ-ऑर्डर विंडो को बढ़ाकर अपने पूर्ववर्तियों से एक और महत्वपूर्ण बदलाव का प्रतिनिधित्व किया होगा। बड़ी पूर्णांक और फ़्लोटिंग-पॉइंट भौतिक रजिस्टर फ़ाइलें होतीं, और आरओबी (रीऑर्डर बफ़र) 228 से बढ़कर 256 हो जाता। आनंदटेक ध्यान दें कि कस्टम Exynos कोर की एक महत्वपूर्ण कमजोरी अभी भी M5 पर मौजूद है और M6 पर भी मौजूद होगी। यह इसके गहरे पाइपलाइन चरण होंगे जिसके परिणामस्वरूप महंगा 16-चक्र गलत पूर्वानुमान जुर्माना लगेगा, जो एआरएम के सीपीयू कोर से अधिक था जिसमें 11-चक्र गलत पूर्वानुमान जुर्माना है। एसएआरसी पेपर शाखा भविष्यवक्ता डिजाइन में और भी अधिक गहराई तक जाता है, जो सीपीयू कोर के स्केल्ड हैश्ड परसेप्ट्रॉन आधारित डिजाइन को प्रदर्शित करता है। पिछले कुछ वर्षों और कार्यान्वयन के दौरान इस डिज़ाइन में लगातार सुधार हुआ होगा, शाखा सटीकता में सुधार हुआ होगा और प्रति किलो-निर्देशों (एमपीकेआई) की गलत भविष्यवाणियों में लगातार कमी आएगी। एसएआरसी एक तालिका प्रस्तुत करता है जो शाखा भविष्यवक्ता द्वारा फ्रंट-एंड के भीतर उठाए जाने वाले भंडारण संरचनाओं की मात्रा को दर्शाता है। पेपर में कोर की प्रीफ़ेचिंग तकनीकों का भी विवरण दिया गया था, जिसमें µOP कैश की शुरूआत भी शामिल थी M5 में, साथ ही सुरक्षा कमजोरियों के खिलाफ कोर को सख्त करने में टीम के प्रयास भूत.

SARC द्वारा पेपर में कस्टम Exynos कोर में मेमोरी विलंबता में सुधार के प्रयासों का भी विवरण दिया गया था। Exynos M4 में, SARC टीम ने एक लोड-लोड कैस्केड तंत्र शामिल किया, जिसने बाद के लोड पर प्रभावी L1 चक्र विलंबता को चार चक्रों से घटाकर तीन कर दिया। एम4 कोर ने सीपीयू कोर से सीधे मेमोरी कंट्रोलर तक एक नए इंटरफ़ेस के साथ एक पथ बाईपास भी पेश किया, जिससे इंटरकनेक्ट के माध्यम से ट्रैफ़िक से बचा जा सका। के अनुसार आनंदटेक, इसने कुछ बड़े विलंबता सुधारों की व्याख्या की, जिन्हें प्रकाशन Exynos 9820 के साथ मापने में सक्षम था। Exynos M5 ने एक सट्टा कैश लुकअप बाईपास पेश किया, जिसने इंटरकनेक्ट और कैश टैग दोनों के लिए एक साथ अनुरोध जारी किया। यह संभवतः कैश मिस होने की स्थिति में विलंबता से बचाएगा क्योंकि मेमोरी अनुरोध चल रहा है। पीढ़ी दर पीढ़ी औसत लोड विलंबता में भी एम1 पर 14.9 चक्र से लेकर एम6 पर 8.3 चक्र तक लगातार सुधार हुआ।

जबकि उपरोक्त माइक्रोआर्किटेक्चरल विशेषताएँ काफी तकनीकी हैं, सीपीयू उत्साही इंस्ट्रक्शन्स पर क्लॉक (आईपीसी) शब्द से परिचित होंगे, जिसका अर्थ है प्रति-मेगाहर्ट्ज सिंगल-थ्रेड सीपीयू प्रदर्शन में प्रदर्शन (यह सिंगल-थ्रेड सीपीयू प्रदर्शन का निर्धारण करने वाला प्राथमिक प्रमुख कारक है, अन्य कारक घड़ी की गति है) मुख्य)। पूर्णांक आईपीसी और फ़्लोटिंग-पॉइंट आईपीसी दोनों आईपीसी के निर्धारक हैं। SARC टीम M1 से M6 तक औसतन 20% वार्षिक सुधार प्राप्त करने में सफल रही। एम3, विशेष रूप से, आईपीसी में एक बड़े प्रतिशत सुधार का प्रतिनिधित्व करता है, हालांकि अन्य कारकों के कारण इसमें गिरावट आई। Exynos M5 ने IPC में 15-17% सुधार का प्रतिनिधित्व किया, जबकि अप्रकाशित Exynos M6 के लिए IPC में सुधार हुआ एम1 के लिए औसतन 2.71 बनाम 1.06 होने का खुलासा किया गया है, जो कि 20% सुधार दर्शाता है। एम5.

पेपर के प्रस्तोता ब्रायन ग्रेसन ने प्रश्नोत्तर सत्र के दौरान कार्यक्रम के रद्द होने के बारे में सवालों के जवाब दिए। उन्होंने कहा कि टीम हर पीढ़ी के साथ प्रदर्शन और दक्षता में सुधार के साथ हमेशा ऑन-टारगेट और ऑन-शेड्यूल रही है। (क्या इसका मतलब यह है कि लक्ष्य पहले स्थान पर पर्याप्त ऊंचे नहीं थे?)। दूसरी ओर, टीम की सबसे बड़ी कठिनाई भविष्य को लेकर बेहद सावधान रहने की थी डिज़ाइन बदल गया क्योंकि टीम के पास शुरू से शुरू करने या पूरी तरह से दोबारा लिखने के लिए संसाधन नहीं थे अवरोध पैदा करना। दूरदर्शिता से, टीम ने अतीत में कुछ डिज़ाइन दिशाओं के साथ अलग-अलग विकल्प चुने होंगे। इसके बिल्कुल विपरीत, एआरएम में विभिन्न स्थानों पर काम करने वाली कई सीपीयू टीमें हैं जो वास्तव में एक-दूसरे के साथ प्रतिस्पर्धा करती हैं। यह "ग्राउंड-अप री-डिज़ाइन" जैसे की अनुमति देता है कॉर्टेक्स-ए76. कॉर्टेक्स-ए77 और कॉर्टेक्स-ए78, ए76 के प्रत्यक्ष उत्तराधिकारी हैं।

SARC टीम के पास काल्पनिक Exynos M7 जैसे आगामी कोर के लिए सुधार के विचार थे। हालाँकि, माना जाता है कि यह सैमसंग का एक बहुत ही उच्च पदस्थ व्यक्ति था जिसने कस्टम कोर प्रोग्राम को रद्द करने का निर्णय लिया। जैसा आनंदटेक नोट, कस्टम कोर किसी विशेष पीढ़ी के एआरएम सीपीयू की तुलना में बिजली दक्षता, प्रदर्शन और क्षेत्र उपयोग (पीपीए) के मामले में प्रतिस्पर्धी नहीं थे। पिछले महीने, एआरएम ने नए फीचर वाले कॉर्टेक्स-एक्स कस्टम प्रोग्राम की घोषणा की थी कॉर्टेक्स-X1, 2021 मोबाइल उपकरणों के लिए अगली पीढ़ी का कोर। इसमें कॉर्टेक्स-ए पीपीए लिफाफे को तोड़ने और इसके बजाय पूर्ण प्रदर्शन के लिए जाने का एक डिजाइन दर्शन है। इसलिए, Exynos M6 को इसके साथ प्रतिस्पर्धा करने में कठिनाई होगी। फिर भी, ऐसा लगता है कि सैमसंग Cortex-X1 को अनुकूलित नहीं करेगा और Exynos 992 में केवल Cortex-A78 + Cortex-A55 कॉम्बो के साथ जाएगा - हालाँकि, इसे अगले साल के गैलेक्सी S फ्लैगशिप में अपनाया जा सकता है।

SARC टीम अभी भी सैमसंग सिस्टम्स LSI के लिए कस्टम इंटरकनेक्ट और मेमोरी कंट्रोलर डिज़ाइन करती है। यह कस्टम जीपीयू आर्किटेक्चर पर भी काम कर रहा था, लेकिन सैमसंग सिस्टम्स एलएसआई एएमडी के साथ एक समझौते पर हस्ताक्षर किए 2021 से शुरू होने वाले भविष्य के Exynos GPU में AMD की अगली पीढ़ी (अगली ग्राफिक्स आर्किटेक्चर) RDNA GPU आर्किटेक्चर का उपयोग करना।

कुल मिलाकर, कस्टम सीपीयू कोर प्रोजेक्ट मोबाइल चिप विक्रेताओं के लिए एक ज्ञानवर्धक सबक था कि क्या गलत हो सकता है। SARC CPU टीम की Apple के साथ प्रतिस्पर्धा करने की उच्च महत्वाकांक्षा थी, जो मोबाइल CPU क्षेत्र में निर्विवाद नेता है। दुर्भाग्य से, यह ARM के साथ प्रतिस्पर्धा करने में विफल रहा, Apple की तो बात ही छोड़िए। मुद्दों को हल किया जा सकता था, लेकिन साल-दर-साल, SARC के प्रयास एक या दो कदम पीछे रह गए, और यह सैमसंग गैलेक्सी S9 के Exynos 9810 वेरिएंट जैसे शिपिंग उत्पादों पर प्रतिकूल प्रभाव डालता है। अब, सभी प्रमुख एंड्रॉइड मोबाइल चिप विक्रेता 2021 से एआरएम के स्टॉक सीपीयू आईपी का उपयोग करेंगे, और इस सूची में क्वालकॉम, सैमसंग, मीडियाटेक और हाईसिलिकॉन शामिल हैं। Apple से मुकाबला Cortex-X1 जैसे कोर के साथ किया जाएगा, न कि स्क्रैच से डिज़ाइन किए गए कस्टम ARM कोर के साथ।

---

स्रोत: सैमसंग Exynos CPU आर्किटेक्चर का विकास | के जरिए: आनंदटेक