Synchronous DRAM atau SDRAM adalah standar saat ini untuk DRAM. Penggunaan utamanya adalah untuk RAM sistem, meskipun itu juga digunakan dalam VRAM pada kartu grafis dan di mana pun DRAM digunakan. Ini sangat dominan di bidangnya sehingga "S" biasanya dijatuhkan, dan itu hanya disebut sebagai DRAM. Sinkronisasi SDRAM sangat penting untuk kinerjanya dan berperan penting dalam peningkatannya dibandingkan pendahulunya, DRAM asinkron.
Bekerja Secara Sinkron
Synchronous mengacu pada fakta bahwa SDRAM memiliki clock internal dan kecepatan clock diketahui oleh sistem. Itu tidak berarti bahwa itu berjalan pada kecepatan clock yang sama dengan CPU. Tetapi ia memiliki jam internal, dan CPU mengetahuinya. Hal ini memungkinkan interaksi dengan RAM dioptimalkan sehingga bus I/O digunakan sepenuhnya daripada dibiarkan menganggur untuk memastikan bahwa tidak ada perintah yang mengganggu perintah lain.
Sebagian masalahnya adalah saat menulis data ke DRAM. Data harus diberikan secara bersamaan sebagai perintah untuk menulis data. Namun, saat membaca data, data dibaca kembali dua atau tiga siklus clock setelah perintah baca dikeluarkan. Ini berarti bahwa pengontrol DRAM perlu memberikan waktu yang cukup untuk menyelesaikan operasi baca sebelum operasi tulis terjadi. Dengan DRAM asinkron, ini terjadi hanya dengan memberikan lebih dari cukup waktu untuk menyelesaikan operasi. Praktek ini, bagaimanapun, meninggalkan bus I/O menganggur. Pada saat yang sama, pengontrol menunggu cukup lama untuk memastikan, yang merupakan penggunaan sumber daya yang tidak efisien.
Synchronous DRAM menggunakan jam internal untuk menyinkronkan transfer data dan eksekusi perintah. Hal ini memungkinkan operasi waktu pengontrol memori memanfaatkan bus I/O secara optimal dan memastikan tingkat kinerja yang lebih tinggi.
Peningkatan Lebih Dari DRAM Asinkron
Di luar peningkatan waktu yang memungkinkan peningkatan kontrol, peningkatan utama SDRAM adalah kemampuan untuk memiliki banyak bank memori di dalam DRAM. Setiap bank pada dasarnya beroperasi secara independen secara internal. Di dalam bank, hanya satu baris yang bisa dibuka sekaligus. Namun, baris kedua dapat dibuka di bank yang berbeda, memungkinkan operasi baca atau tulis untuk disalurkan. Desain ini mencegah bus I/O dari duduk diam. Pada saat yang sama, operasi baca atau tulis baru sedang diantrekan, meningkatkan efisiensi.
Salah satu cara untuk memikirkan hal ini adalah dengan menambahkan dimensi ketiga ke array dua dimensi. Anda masih hanya dapat membaca atau menulis data dari satu tempat pada satu waktu. Tetapi Anda dapat menyiapkan baris lain di bank yang berbeda saat satu sedang berinteraksi.
Manfaat lain dari SDRAM berasal dari penyertaan data waktu pada sebuah chip di memori. Beberapa stik RAM modern memungkinkan kinerja lebih cepat daripada standar DRAM resmi dengan mengkodekan informasi kinerja waktu spesifik mereka pada chip itu. Dimungkinkan juga untuk mengesampingkan pengaturan ini secara manual, memungkinkan RAM untuk "dioverclock." Ini adalah seringkali sangat mendalam, karena banyak nilai waktu dapat dikonfigurasi dan cenderung memberikan kinerja minimal keuntungan. Overclocking RAM juga memiliki risiko ketidakstabilan tetapi dapat menawarkan keuntungan dalam beberapa beban kerja.
Perbaikan Seiring Waktu
Kecepatan clock memori sebenarnya tidak meningkat banyak sejak rilis SDRAM. Iterasi pertama SDRAM menerima retronym SDR. Ini adalah kependekan dari Single Data Rate untuk membedakannya dari memori DDR atau Double Data Rate yang lebih baru. Jenis ini, serta banyak bentuk DRAM lainnya, adalah contoh SDRAM. Siklus clock chip DRAM mengontrol waktu antara operasi DRAM tercepat. Misalnya, membaca kolom dari baris terbuka membutuhkan satu siklus clock.
Penting untuk dicatat bahwa ada dua kecepatan clock yang berbeda untuk SDRAM, clock internal dan clock bus I/O. Keduanya dapat dikontrol secara independen dan telah ditingkatkan dari waktu ke waktu. Jam internal adalah kecepatan memori itu sendiri dan secara langsung memengaruhi latensi. Jam I/O mengontrol seberapa sering data yang telah dibaca dari – atau akan ditulis ke – SDRAM dapat ditransmisikan. Kecepatan clock ini, dikombinasikan dengan lebar bus I/O, mempengaruhi bandwidth. Kedua jam terhubung dan sangat penting untuk kinerja tinggi SDRAM.
Bagaimana Kecepatan Meningkat
Standar JEDEC resmi untuk generasi pertama DDR SDRAM memiliki clock memori antara 100 dan 200MHz. DDR3 masih ditawarkan 100MHz jam memori, meskipun juga kecepatan jam standar hingga 266,6MHz. Meskipun demikian, perubahan internal pada kecepatan clock I/O dan jumlah data yang disertakan dalam operasi baca berarti bahwa bahkan pada jam memori 100MHz, bandwidth untuk satu unit waktu menjadi empat kali lipat.
DDR4 mengubah pola peningkatan dan menggandakan jam memori dengan kisaran antara 200 dan 400MHz, sekali lagi mencapai penggandaan bandwidth yang tersedia sekaligus mengurangi latensi. Standar DDR5 juga dimulai dengan clock memori 200MHz. Namun, itu mencapai hingga 450MHz, kembali ke dua kali lipat jumlah data yang ditransfer per siklus untuk menggandakan bandwidth.
Kesimpulan
DRAM sinkron adalah jenis utama DRAM yang digunakan saat ini. Ini adalah dasar untuk RAM sistem dan VRAM dalam aplikasi grafis. Dengan menyinkronkan tindakan DRAM dengan jam, kinerja DRAM yang sebenarnya dapat diketahui, memungkinkan operasi untuk diantrekan secara efisien untuk dieksekusi. Ini jauh lebih efisien daripada menyisakan lebih dari cukup waktu karena tidak ada ukuran atau cara langsung untuk mengetahui kapan perintah tertentu telah selesai.
Jam yang mengontrol SDRAM sangat penting untuk kinerjanya yang tinggi. Mereka mengontrol seberapa sering perintah dapat dijalankan dan seberapa cepat data dapat dibaca atau ditulis ke DRAM. Dengan mengetahui pengaturan waktu ini, mereka dapat dioptimalkan untuk kinerja puncak.