Hukum Moore secara resmi sudah mati, dan kita dapat melihatnya secara langsung dengan pengumuman TSMC baru-baru ini,
Di bulan Desember, Wikichip melaporkan bahwa proses 3nm TSMC secara praktis tidak menunjukkan peningkatan kepadatan dibandingkan node 5nm perusahaan sebelumnya sehubungan dengan kepadatan SRAM. Publikasi tersebut menanyakan satu pertanyaan sederhana: Apakah kita baru saja menyaksikan kematian SRAM? Setidaknya menurut pendapat Wikichip, "penskalaan sejarah secara resmi sudah mati."
Ide ini memiliki konsekuensi besar bagi seluruh industri teknologi, dan dampaknya akan terasa pada PC dan perangkat lain di tahun-tahun mendatang. Namun Anda mungkin bertanya pada diri sendiri apa maksud semua ini dan apakah Anda harus peduli. Untuk memahami bagaimana "kematian SRAM" akan berdampak pada PC dan bagaimana perancang chip akan menghadapinya, kita perlu membahas tentang node, Hukum Moore, dan cache.
Hukum Moore mati secara bertahap, dan sekarang tiba-tiba
Hukum Moore adalah tolok ukur keberhasilan industri semikonduktor dan menyatakan bahwa chip yang lebih baru harus memiliki jumlah transistor dua kali lipat dibandingkan chip dari dua tahun lalu. Intel, AMD, dan perancang chip lainnya ingin memastikan bahwa mereka dapat mengikuti Hukum Moore, dan jika gagal mengikuti hal tersebut berarti kehilangan keunggulan teknologi dibandingkan pesaing.
Karena prosesor hanya bisa berukuran sebesar itu, satu-satunya cara yang dapat diandalkan untuk meningkatkan jumlah transistor adalah dengan mengecilkannya dan mengemasnya menjadi lebih padat. Sebuah simpul atau proses adalah bagaimana produsen semikonduktor (juga disebut pabrik dan pengecoran) membuat sebuah chip; sebuah node biasanya ditentukan oleh ukuran transistor, jadi semakin kecil semakin baik. Mengupgrade ke proses manufaktur terbaru selalu merupakan cara yang dapat diandalkan untuk meningkatkan jumlah dan kinerja transistor, dan selama beberapa dekade, industri ini telah mampu memenuhi semua harapan tersebut.
Sayangnya, Hukum Moore telah mati selama bertahun-tahun, sejak sekitar tahun 2010 ketika industri mencapai angka 32nm. Ketika ia mencoba melangkah lebih jauh, ia menabrak tembok bata. Hampir setiap pabrik mulai dari TSMC hingga Samsung hingga GlobalFoundries berjuang untuk mengembangkan apa pun yang lebih kecil dari 32nm. Akhirnya, teknologi baru dikembangkan yang memungkinkan kemajuan sekali lagi, namun transistor tidak lagi menjadi lebih kecil seperti dulu. Nama sebuah node tidak lagi mencerminkan seberapa kecil transistor sebenarnya, dan proses baru tidak lagi memberikan peningkatan kepadatan seperti dulu.
Industri ini menemui jalan buntu ketika mencoba melampaui batas 32nm pada tahun 2010.
Jadi ada apa dengan node 3nm TSMC? Ada dua jenis transistor utama yang ada dalam prosesor pada umumnya: transistor untuk logika dan untuk SRAM, atau cache. Logikanya lebih mudah untuk menyusutkan daripada cache untuk sementara waktu (cache sudah sangat padat), tetapi ini adalah pertama kalinya kami melihat pengecoran seperti TSMC gagal mengecilkannya sama sekali di node baru. Varian 3nm dengan kepadatan cache yang jauh lebih tinggi diharapkan terjadi di beberapa titik, tetapi TSMC tentu saja mencapai titik perubahan di mana penskalaannya sangat kecil, dan pabrik lain mungkin mengalami hal yang sama masalah.
Namun masalahnya bukan hanya karena tidak bisa menambah jumlah cache tanpa menghabiskan lebih banyak ruang. Prosesor hanya bisa berukuran sebesar itu, dan ruang apa pun yang digunakan oleh cache adalah ruang yang tidak dapat digunakan untuk logika, atau transistor yang menghasilkan peningkatan kinerja langsung. Pada saat yang sama, prosesor dengan lebih banyak inti dan fitur lainnya memerlukan lebih banyak cache untuk menghindari kemacetan terkait memori. Meskipun kepadatan logika terus meningkat dengan setiap node baru, hal ini mungkin tidak cukup untuk mengimbangi kurangnya penskalaan SRAM. Ini mungkin merupakan pukulan mematikan bagi Hukum Moore.
Bagaimana industri dapat mengatasi masalah SRAM
Ada tiga tujuan yang harus dipenuhi oleh prosesor berkinerja tinggi: ukuran terbatas, cache diperlukan, dan node baru tidak akan lagi mengurangi ukuran cache sama sekali. Meskipun dimungkinkan untuk meningkatkan kinerja melalui perbaikan arsitektur dan kecepatan clock yang lebih tinggi, namun menambahkan lebih banyak transistor selalu menjadi cara termudah dan paling konsisten untuk mencapai peningkatan kecepatan generasi. Untuk mengatasi tantangan ini, salah satu hal mendasar perlu diubah.
Ternyata, sudah ada solusi yang berfungsi sempurna untuk masalah SRAM: chiplet. Ini adalah teknologi yang digunakan AMD sejak 2019 untuk CPU desktop dan servernya. Desain chiplet menggunakan beberapa potongan silikon (atau cetakan), dan setiap cetakan memiliki satu atau beberapa fungsi saja; beberapa mungkin hanya memiliki inti misalnya. Hal ini bertentangan dengan desain monolitik di mana segala sesuatu berada dalam satu cetakan.
Chiplet mengatasi masalah ukuran, dan ini adalah bagian penting mengapa AMD mampu mengikuti Hukum Moore. Ingat, Hukum Moore bukan tentang hal itu kepadatan, Tetapi jumlah transistor. Dengan teknologi chiplet, AMD telah mampu menciptakan prosesor dengan total luas cetakan lebih dari 1.000 mm2; membuat CPU ini hanya dalam satu cetakan mungkin mustahil.
Satu-satunya hal terpenting yang telah dilakukan AMD untuk mengurangi masalah cache adalah dengan menempatkan cache pada cetakannya sendiri. V-Cache di dalam Ryzen 7 5800X3D dan chiplet memori di Seri RX 7000 adalah contoh cara kerja chiplet cache. Kemungkinan besar AMD melihat masalah ini karena cache sulit menyusut selama bertahun-tahun, dan sekarang cache dapat dipartisi dari yang lain, sehingga menyisakan lebih banyak ruang untuk chiplet yang lebih besar dengan lebih banyak inti. Cetakan utama RX 7900 XTX hanya berukuran sekitar 300 mm2, yang berarti ada banyak ruang bagi AMD untuk membuat cetakan yang lebih besar jika diinginkan.
Namun, chiplet bukanlah satu-satunya cara. CEO Nvidia baru-baru ini menyatakan matinya Hukum Moore. Perusahaan sendiri mengandalkan teknologi kecerdasan buatannya untuk mencapai kinerja yang lebih baik tanpa perlu beralih dari desain monolitik. Arsitektur Ada terbarunya secara teoritis jauh lebih cepat daripada Ampere generasi terakhir berkat fitur-fitur seperti DLSS 3. Namun, kita akan melihat di tahun-tahun mendatang apakah Hukum Moore harus dipertahankan atau apakah teknologi baru dapat mencerminkan manfaat kinerja dari penambahan lebih banyak transistor tanpa harus menambahkannya.