Samsung Austin Research & Development Center (SARC) telah merilis makalah yang merinci mikroarsitektur inti CPU khusus Exynos M6 yang dibatalkan.
Kita tahu bahwa proyek inti CPU khusus di Austin Research & Development Center (SARC) Samsung berakhir pada bulan Oktober 2019. Untuk proyek yang dipromosikan dengan meriah dengan peluncuran Exynos M1 yang menampilkan Exynos 8890 pada tahun 2016, itu adalah akhir yang menyedihkan. Mengapa SARC menghentikan proyek tersebut? Inti khusus Exynos M5, ditampilkan di Exynos 990 SoC, adalah core kustom terakhir yang sepenuhnya dirancang oleh Samsung di masa mendatang, dan jika dipikir-pikir, mudah untuk melihat mengapa Samsung menyerah pada core kustom, karena core tersebut tidak cukup kompetitif. Kini diketahui inti Exynos M5 memiliki defisit efisiensi daya sebesar 100%. melawan ARM Cortex-A77, yang mengatakan banyak hal. Namun, hal itu tidak harus terjadi seperti itu. Desain Exynos M1 dan Exynos M2 menunjukkan beberapa harapan, dan proyek inti CPU khusus, pada saat itu, dipandang penting demi persaingan dalam ruang CPU seluler. Exynos M3 mengalami penurunan besar meskipun ada peningkatan IPC yang besar, dan
Hingga saat ini, jawaban atas pertanyaan tersebut belum diketahui. Namun kini, tim pengembangan CPU SARC telah mempresentasikan makalah berjudul "Evolusi Arsitektur CPU Samsung Exynos" (yang kami ketahui melalui AnandTech) pada Simposium Internasional untuk Arsitektur Komputer (ISCA), yang merupakan konferensi IEEE. Ini mengungkapkan banyak detail tentang CPU seri Exynos M sebelumnya serta arsitektur Exynos M6 yang dibatalkan.
Makalah yang dipresentasikan oleh tim pengembangan CPU SARC merinci upaya tim selama delapan tahun keberadaannya, dan juga mengungkapkan detail penting dari inti ARM khusus mulai dari Exynos M1 (Mongoose) hingga Exynos M5 (Lion) generasi saat ini, dan bahkan CPU Exynos M6 yang belum dirilis, yang, sebelum pembatalan, diharapkan akan ditampilkan di SoC Exynos 990 tahun 2021 penerus.
Tim CPU SARC Samsung didirikan pada tahun 2011 untuk mengembangkan inti CPU khusus, yang kemudian ditampilkan di Sistem Samsung SoC Exynos LSI. SoC Exynos pertama yang menggunakan inti khusus adalah Exynos 8890, yang ditampilkan di Samsung Galaxy tahun 2016. S7. Inti khusus tetap menjadi bagian dari SoC Exynos hingga Exynos 990 dengan inti Exynos M5, yang ditampilkan dalam varian Samsung Galaxy S20 yang didukung Exynos. (Yang akan datang Exynos 992, kemungkinan besar akan ditampilkan di Galaxy Note 20, diharapkan menampilkan ARM Korteks-A78 dan bukan Exynos M5.) Namun, SARC telah menyelesaikan arsitektur Exynos M6 sebelum tim CPU menyelesaikannya. mendapat kabar akan dibubarkan pada bulan Oktober 2019, dengan efektifnya pembubaran tersebut Desember.
Makalah ISCA menampilkan tabel ikhtisar perbedaan mikroarsitektur antara inti CPU khusus Samsung dari Exynos M1 hingga Exynos M6. Beberapa karakteristik desain yang terkenal telah diungkapkan oleh perusahaan dalam pendalaman awal arsitektur CPU M1 di acara HotChips 2016. Di HotChips 2018, Samsung memberikan penjelasan mendalam tentang Exynos M3. Arsitektur inti Exynos M4 dan Exynos M5 juga telah dirinci, begitu pula M6.
AnandTech mencatat bahwa salah satu karakteristik utama dari desain Samsung selama bertahun-tahun adalah bahwa desain tersebut didasarkan pada cetak biru RTL yang sama yang dimulai dengan inti Exynos M1 Mongoose. Samsung terus melakukan perbaikan pada blok fungsional inti selama bertahun-tahun. Exynos M3 mewakili perubahan dari iterasi pertama karena memperluas inti secara signifikan dalam beberapa hal, mulai dari desain inti lebar 4 menjadi inti tengah lebar 6. (Apple A11, A12, dan A13, sebaliknya, memiliki lebar decode 7 lebar, sedangkan Cortex-A76, A77, dan A78 memiliki lebar 4 lebar. Cortex-X1 meningkatkan lebar dekode menjadi lebar 5.)
Laporan tersebut juga memberikan beberapa pengungkapan yang sebelumnya tidak dipublikasikan mengenai Exynos M5 dan M6. Untuk Exynos M5, Samsung membuat perubahan lebih besar pada hierarki cache inti, menggantikan cache L2 pribadi dengan yang baru. cache bersama yang lebih besar serta mengungkapkan perubahan struktur L3 dari desain 3 bank menjadi desain 2 bank dengan lebih sedikit latensi.
Inti M6 yang dibatalkan akan menjadi lompatan yang lebih besar dalam hal mikroarsitektur. SARC telah melakukan perbaikan besar seperti menggandakan instruksi L1 dan cache data dari 64KB menjadi 128KB - AnandTech mencatat bahwa ini adalah pilihan desain yang sejauh ini hanya diterapkan oleh inti seri A Apple, dimulai dengan Apple A12.
L2 memiliki kemampuan bandwidth dua kali lipat hingga 64B/siklus, sedangkan L3 akan mengalami peningkatan dari 3MB menjadi 4MB. Exynos M6 akan menjadi inti decode dengan lebar 8. Sebagaimana dicatat oleh AnandTech, ini akan menjadi mikroarsitektur komersial terluas yang saat ini dikenal dalam hal dekode. Namun, meskipun intinya jauh lebih luas, unit eksekusi bilangan bulat tidak mengalami banyak perubahan. Satu jalur pipa kompleks menambahkan kemampuan pembagian bilangan bulat kedua, sedangkan jalur pipa muat/penyimpanan tetap sama seperti M5 dengan satu unit beban, satu unit penyimpanan, dan satu unit pemuatan/penyimpanan. Jaringan pipa floating-point/SIMD akan memiliki unit keempat tambahan dengan kemampuan FMAC. L1 DTLB ditingkatkan dari 48 halaman menjadi 128 halaman, dan TLB utama ditingkatkan dua kali lipat dari halaman 4K menjadi halaman 8K (cakupan 32MB).
Exynos M6 akan mewakili perubahan signifikan lainnya dari pendahulunya dengan meningkatkan jendela out-of-order inti dari pertama kalinya sejak M3. Akan ada file register fisik integer dan floating-point yang lebih besar, dan ROB (Reorder Buffer) akan meningkat dari 228 menjadi 256. AnandTech mencatat bahwa satu kelemahan penting dari inti Exynos khusus masih ada di M5 dan mungkin juga ada di M6. Tahapan pipeline yang lebih dalam akan menghasilkan penalti kesalahan prediksi 16 siklus yang mahal, yang lebih tinggi dibandingkan inti CPU ARM yang memiliki penalti kesalahan prediksi 11 siklus. Makalah SARC membahas lebih dalam lagi desain prediktor cabang, menampilkan desain berbasis Scaled Hashed Perceptron pada inti CPU. Desain ini akan terus ditingkatkan selama bertahun-tahun dan penerapannya, meningkatkan akurasi cabang dan mengurangi kesalahan prediksi per kilo-instruksi (MPKI) secara terus menerus. SARC menyajikan tabel yang menunjukkan jumlah struktur penyimpanan yang digunakan oleh prediktor cabang di front-end. Teknologi pengambilan awal inti juga dirinci dalam makalah ini, yang mencakup pengenalan cache µOP di M5, serta upaya tim untuk memperkuat inti terhadap kerentanan keamanan seperti Momok.
Upaya untuk meningkatkan latensi memori pada inti Exynos khusus juga dijelaskan secara rinci oleh SARC dalam makalahnya. Di Exynos M4, tim SARC menyertakan mekanisme kaskade beban-beban yang mengurangi latensi siklus L1 efektif dari empat siklus menjadi tiga pada beban berikutnya. Inti M4 juga memperkenalkan bypass jalur dengan antarmuka baru dari inti CPU langsung ke pengontrol memori, yang menghindari lalu lintas melalui interkoneksi. Berdasarkan AnandTech, hal ini menjelaskan beberapa peningkatan latensi lebih besar yang dapat diukur oleh publikasi ini dengan Exynos 9820. Exynos M5 memperkenalkan bypass pencarian cache spekulatif, yang mengeluarkan permintaan ke interkoneksi dan tag cache secara bersamaan. Hal ini mungkin akan menghemat latensi jika terjadi kehilangan cache saat permintaan memori sedang berlangsung. Latensi beban rata-rata juga terus ditingkatkan dari generasi ke generasi dari 14,9 siklus pada M1 menjadi 8,3 siklus pada M6.
Meskipun karakteristik mikroarsitektur di atas cukup teknis, para penggemar CPU pasti akrab dengan istilah Instruksi Per Jam (IPC), yang berarti per-MHz. kinerja dalam kinerja CPU single-thread (ini adalah faktor utama utama yang menentukan kinerja CPU single-thread, dengan faktor lainnya adalah kecepatan clock dari inti). IPC bilangan bulat dan IPC floating-point keduanya merupakan penentu IPC. Tim SARC berhasil mendapatkan rata-rata peningkatan tahunan sebesar 20% dari M1 ke M6. M3, khususnya, menunjukkan persentase peningkatan IPC yang besar, meskipun hal ini dikecewakan oleh faktor-faktor lain. Exynos M5 menunjukkan peningkatan IPC sebesar 15-17%, sedangkan peningkatan IPC untuk Exynos M6 yang belum dirilis telah diungkapkan memiliki rata-rata 2,71 berbanding 1,06 untuk M1, mewakili peningkatan 20% dibandingkan M5.
Brian Grayson, presenter surat kabar tersebut, menjawab pertanyaan tentang pembatalan program selama sesi tanya jawab. Dia mengatakan tim selalu tepat sasaran dan sesuai jadwal dengan peningkatan kinerja dan efisiensi di setiap generasi. (Apakah itu berarti targetnya tidak cukup tinggi?). Sebaliknya, kesulitan terbesar tim adalah sangat berhati-hati dengan masa depan perubahan desain karena tim tidak memiliki sumber daya untuk memulai dari awal atau menulis ulang sepenuhnya a memblokir. Jika dipikir-pikir, tim mungkin telah melakukan pilihan berbeda di masa lalu dengan beberapa arahan desain. Sebaliknya, ARM memiliki beberapa tim CPU yang bekerja di lokasi berbeda yang benar-benar bersaing satu sama lain. Hal ini memungkinkan dilakukannya "desain ulang dari awal" seperti Korteks-A76. Itu Korteks-A77 dan Cortex-A78 adalah penerus langsung dari A76.
Tim SARC memiliki ide untuk perbaikan pada inti yang akan datang seperti Exynos M7 yang hipotetis. Namun, diduga ada orang yang sangat berkedudukan tinggi di Samsung yang memutuskan untuk membatalkan program inti khusus tersebut. Sebagai AnandTech catatan, inti khusus tidak kompetitif dalam hal efisiensi daya, kinerja, dan penggunaan area (PPA) dibandingkan dengan CPU ARM pada generasi tertentu. Bulan lalu, ARM mengumumkan program Cortex-X Custom yang menampilkan yang baru Korteks-X1, inti generasi berikutnya yang ditujukan untuk perangkat seluler tahun 2021. Ia memiliki filosofi desain untuk mendobrak batasan PPA Cortex-A dan sebagai gantinya menghasilkan kinerja absolut. Oleh karena itu, Exynos M6 akan kesulitan bersaing dengannya. Meski begitu, tampaknya Samsung tidak akan mengadaptasi Cortex-X1 dan hanya akan menggunakan kombinasi Cortex-A78 + Cortex-A55 di Exynos 992 - namun mungkin akan diadopsi pada produk andalan Galaxy S tahun depan.
Tim SARC saat ini masih merancang interkoneksi khusus dan pengontrol memori untuk Samsung Systems LSI. Itu juga bekerja pada arsitektur GPU khusus, tetapi Samsung Systems LSI menandatangani kesepakatan dengan AMD untuk menggunakan arsitektur GPU RDNA generasi berikutnya (Arsitektur grafis berikutnya) AMD di GPU Exynos masa depan, mulai tahun 2021.
Secara keseluruhan, proyek inti CPU khusus ini merupakan pelajaran yang mencerahkan bagi vendor chip seluler tentang apa yang bisa salah. Tim CPU SARC memiliki ambisi tinggi untuk bersaing dengan Apple, yang merupakan pemimpin tak terbantahkan dalam bidang CPU seluler. Sayangnya gagal bersaing dengan ARM, apalagi Apple. Permasalahan ini sebenarnya bisa diselesaikan, namun dari tahun ke tahun, upaya SARC tertinggal satu atau dua langkah, dan hal ini berdampak buruk pada pengiriman produk seperti varian Exynos 9810 dari Samsung Galaxy S9. Sekarang, semua vendor chip seluler Android utama akan menggunakan IP CPU stok ARM mulai tahun 2021, dan daftar ini mencakup Qualcomm, Samsung, MediaTek, dan HiSilicon. Pertarungan akan dilakukan Apple dengan core seperti Cortex-X1, bukan core ARM khusus yang dirancang dari awal.
Sumber: Evolusi Arsitektur CPU Samsung Exynos | Melalui: AnandTech