La DRAM è una forma di memoria del computer che viene utilizzata come RAM di sistema. Tutti i moderni dispositivi informatici utilizzano una versione o l'altra della DRAM sincrona come RAM di sistema. L'attuale generazione è DDR4, sebbene DDR5 sia appena arrivata sul mercato.
Prima della RAM DDR, tuttavia, esisteva la RAM SDR. Tecnicamente, SDR RAM è un retronimo, poiché inizialmente veniva chiamata SDRAM, abbreviazione di Synchronous Dynamic Random Access Memory. Ciò lo distingueva dalle precedenti forme di DRAM, che erano asincrone.
A differenza della DRAM sincrona, l'orologio di memoria non è sincronizzato con l'orologio della CPU per la DRAM asincrona. Ciò significa che la CPU non è a conoscenza della velocità di funzionamento della RAM. La CPU emette istruzioni e fornisce dati da scrivere nella RAM alla stessa velocità del comando e dell'I/O i bus lo consentono, con l'aspettativa che il controller di memoria lo gestirà in modo appropriato velocità. Significa anche che la CPU richiede dati senza sapere per quanto tempo dovrà attendere la risposta.
Ciò significava che la CPU doveva inviare comandi meno spesso di quanto consentito dalle specifiche. Se un secondo comando è stato inviato troppo rapidamente, il suo funzionamento potrebbe influire sul primo. Questo tipo di situazione avrebbe portato alla corruzione dei dati e a risposte prive di senso. Il sistema ha funzionato ed è stato lo standard per la DRAM dal suo inizio negli anni '60 fino a quando la DRAM sincrona ha mostrato la sua superiorità ed è diventata la forma dominante di DRAM.
Storia della DRAM asincrona
La prima iterazione della DRAM asincrona presentava un'inefficienza. Si interagisce con tutta la DRAM fornendo una riga e una colonna di celle di memoria. Dopo aver fornito queste informazioni, puoi scrivere i dati in quelle celle o leggere i dati da esse, a seconda dei comandi forniti. Per interagire con qualsiasi cella di memoria, è necessario fornire prima la riga, in quella che è la parte più lenta del processo di lettura o scrittura. Solo una volta aperta la riga è possibile selezionare una colonna per l'interazione con specifiche celle di memoria.
La prima iterazione della DRAM asincrona richiedeva che l'indirizzo di riga fosse fornito per ogni interazione. È importante sottolineare che questo significava che il lento processo di apertura della fila doveva avvenire ogni volta. Anche se l'interazione era con la stessa riga. La seconda iterazione, denominata Page Mode RAM, consentiva di tenere aperta una riga e di eseguire più operazioni di lettura o scrittura su una qualsiasi delle colonne di quella riga.
La DRAM in modalità pagina è stata successivamente migliorata con la DRAM in modalità pagina veloce. La DRAM della modalità pagina consentiva di specificare un indirizzo di colonna effettivo solo dopo l'apertura di una riga. È stato emesso un comando separato che dava istruzioni per selezionare una colonna. La modalità Fast Page ha consentito di fornire l'indirizzo della colonna prima dell'istruzione per selezionare una colonna, fornendo una riduzione della latenza minore.
EDO DRAM
EDO DRAM o Extended Data Out DRAM ha aggiunto la possibilità di selezionare una nuova colonna. Allo stesso tempo, i dati vengono ancora letti dalla colonna specificata in precedenza. Ciò ha consentito la pipeline dei comandi e fornito un aumento delle prestazioni fino al 30%.
Burst EDO RAM era l'ultimo standard DRAM asincrono. Quando è arrivata sul mercato, la DRAM sincrona stava già facendo passi da gigante per diventare la forma dominante di DRAM. Ha consentito di specificare un burst di indirizzi di colonna in un singolo ciclo di clock selezionando un indirizzo e quindi determinando di leggere fino alle tre colonne seguenti nella riga per diminuito latenza.
Conclusione
La DRAM asincrona era una delle prime forme di DRAM che non sincronizzava l'orologio DRAM con l'orologio della CPU. Questo ha funzionato abbastanza bene mentre le frequenze della CPU erano basse. Ma man mano che aumentavano, iniziò a mostrare la sua debolezza. La RAM sincrona alla fine è diventata l'attore dominante nel mercato delle DRAM. La sua maggiore efficienza e le prestazioni scalabili continuano a migliorare. Attualmente, essenzialmente non viene creata alcuna DRAM asincrona poiché nulla la utilizza davvero. È improbabile che ritorni mai.