La cache burst della pipeline è una cache secondaria nota anche come cache L2 che rende possibile i dati essere trasferiti molto più velocemente distribuendo i dati recuperati dalla memoria su tre interi clock cicli. È una parte essenziale dei microprocessori che utilizzano l'architettura superscalare, ma richiede un tipo di RAM specifico, corrispondente e sincrono chiamato SDRAM per funzionare.
Technipages spiega la cache di burst della pipeline
Questo tipo di RAM è uno i cui chip possono sincronizzarsi con l'orologio del microprocessore e possono quindi misurare e seguire facilmente i suoi cicli di clock. Distribuendo su tre di questi cicli, inizialmente c'è un piccolo ritardo, ma una volta fatto, la cache può inserire le richieste in una coda e eventuali richieste di recupero successive richiedono solo un ciclo, il che significa che nel complesso le cose funzionano molto più velocemente di quanto farebbero senza L2 cache.
Le cache burst della pipeline supportano anche i trasferimenti in modalità burst: sfruttando i chip SDRAM, la pipeline può consegnare anche un gruppo o una riga di contenuti della cache in una volta quando il processore richiede il primo elemento in quella riga o gruppo. Ciò significa che tutto il resto è essenzialmente precaricato e disponibile molto più velocemente rispetto a quando ogni elemento deve essere richiesto manualmente e in modo specifico. In effetti, l'introduzione e l'utilizzo di cache burst pipeline riduce il tempo di attesa del processore e aumenta le operazioni di memoria cache.
La cache L2 generalmente funziona in una delle due modalità: la suddetta modalità burst e la modalità pipelining standard. Le informazioni possono essere pre-prelevate solo in burst made, mentre in modalità pipelining, la cache rende il suo contenuto disponibile sia per la cache che per la RAM.
Usi comuni di Pipeline Burst Cache
- Le cache burst della pipeline sono progettate per ridurre il tempo di attesa del processore.
- All'interno di una configurazione superscalare, le cache burst della pipeline funzionano solo in combinazione con SDRAM.
- L'architettura della CPU con una cache burst della pipeline può accelerare notevolmente il recupero dei dati da parte del sistema.
Errori comuni di Pipeline Burst Cache
- La cache burst della pipeline in un processore è un backup per il sistema della pipeline che si attiva quando qualcosa va storto e i dati "esplodono" gratuitamente.