DRAM סינכרוני או SDRAM הוא התקן הנוכחי עבור DRAM. השימוש העיקרי שלו הוא עבור זיכרון RAM של המערכת, אם כי הוא משמש גם ב-VRAM בכרטיסים גרפיים ובכל מקום אחר שבו נעשה שימוש ב-DRAM. זה כל כך דומיננטי בתחומו שה-"S" בדרך כלל נשמט, והוא פשוט מכונה DRAM. הסנכרון של SDRAM הוא קריטי לביצועים שלו והיה מכריע בעלייתו לעומת קודמו, DRAM אסינכרוני.
עובד בסנכרון
סינכרוני מתייחס לעובדה של-SDRAM יש שעון פנימי ושמהירות השעון ידועה למערכת. זה לא אומר שהוא פועל באותה מהירות שעון כמו המעבד. אבל יש לו שעון פנימי, והמעבד יודע את זה. זה מאפשר לבצע אופטימיזציה של אינטראקציות עם זיכרון ה-RAM כך שאוטובוס ה-I/O ינוצל במלואו במקום להישאר פעיל כדי להבטיח שאף פקודה לא תפריע לפקודות אחרות.
חלק מהבעיה הוא שכאשר כותבים נתונים ל-DRAM. יש לספק את הנתונים בו-זמנית כפקודה לכתיבת הנתונים. עם זאת, בעת קריאת נתונים, הנתונים נקראים לאחור שניים או שלושה מחזורי שעון לאחר הוצאת פקודת הקריאה. המשמעות היא שבקר ה-DRAM צריך לאפשר מספיק זמן להשלמת פעולות הקריאה לפני שתתרחש פעולת כתיבה. עם DRAM אסינכרוני, זה קרה פשוט על ידי מתן יותר ממספיק זמן להשלמת הפעולה. עם זאת, תרגול זה הותיר את אוטובוס ה-I/O בטל. במקביל, הבקר חיכה מספיק כדי להיות בטוח, וזה היה שימוש לא יעיל במשאבים.
DRAM סינכרוני משתמש בשעון פנימי כדי לסנכרן את העברת הנתונים וביצוע הפקודות. זה מאפשר לפעולות הזמן של בקר הזיכרון לעשות שימוש מיטבי באפיק ה-I/O ומבטיח רמות ביצועים גבוהות יותר.
שיפורים על פני DRAM אסינכרוני
מלבד שיפורים בתזמון המאפשרים שליטה משופרת, השיפור העיקרי של SDRAM הוא היכולת להחזיק מספר בנקאי זיכרון בתוך ה-DRAM. כל בנק בעצם פועל באופן עצמאי באופן פנימי. בתוך בנק, רק שורה אחת יכולה להיות פתוחה בבת אחת. ובכל זאת, שורה שנייה יכולה להיפתח בבנק אחר, מה שמאפשר להעביר פעולות קריאה או כתיבה. עיצוב זה מונע מאפיק ה-I/O לשבת במצב לא פעיל. במקביל, פעולת קריאה או כתיבה חדשה עומדת בתור, ומגבירה את היעילות.
דרך אחת לחשוב על זה היא על ידי הוספת מימד שלישי למערך דו מימדי. אתה עדיין יכול לקרוא או לכתוב נתונים רק ממקום אחד בכל פעם. אבל אתה יכול להכין שורה נוספת בבנק אחר בזמן שקיים אינטראקציה עם אחד.
יתרון נוסף של SDRAM נובע מהכללת נתוני תזמון על שבב בזיכרון. כמה מקלות RAM מודרניים מאפשרים ביצועים מהירים יותר מתקני ה-DRAM הרשמיים על ידי קידוד מידע ביצועי התזמון הספציפי שלהם באותו שבב. זה יכול להיות גם אפשרי לעקוף ידנית את ההגדרות הללו, ולאפשר ל-RAM להיות "אוברקלוק". זה לעתים קרובות מאוד מעמיק, מכיוון שניתן להגדיר ערכי תזמון רבים והם נוטים לספק ביצועים מינימליים תועלת. אוברקלוקינג RAM גם מסתכן בחוסר יציבות אך יכול להציע יתרונות בעומסי עבודה מסוימים.
שיפורים לאורך זמן
מהירות שעון הזיכרון בפועל לא גדלה בהרבה מאז שחרורו של SDRAM. האיטרציה הראשונה של SDRAM קיבלה את הרטרונום SDR. זה קיצור של Single Data Rate כדי להבחין בינו לבין זיכרון DDR או Double Data Rate מאוחר יותר. סוגים אלה, כמו גם צורות רבות אחרות של DRAM, הם כולם דוגמאות של SDRAM. מחזור השעון של שבב ה-DRAM שולט על הזמן בין הפעולות המהירות ביותר של ה-DRAM. לדוגמה, קריאת עמודה משורה פתוחה לוקחת מחזור שעון בודד.
חשוב לציין שיש שתי מהירויות שעון ברורות עבור SDRAM, השעון הפנימי ושעון ה-I/O bus. בשניהם ניתן לשלוט באופן עצמאי ושודרגו עם הזמן. השעון הפנימי הוא מהירות הזיכרון עצמו ומשפיע ישירות על ההשהיה. שעון הקלט/פלט שולט באיזו תדירות ניתן להעביר נתונים שנקראו מה-SDRAM - או ייכתבו אליו. מהירות שעון זו, בשילוב עם רוחב אפיק ה-I/O, משפיעה על רוחב הפס. שני השעונים מקושרים והם קריטיים לביצועים הגבוהים של SDRAM.
איך המהירויות עלו
התקן הרשמי של JEDEC לדור הראשון של DDR SDRAM היה בעל שעוני זיכרון בין 100 ל-200 מגה-הרץ. DDR3 עדיין הציע 100MHz שעוני זיכרון, אם כי הוא גם תיקנן מהירויות שעון של עד 266.6 מגה-הרץ. למרות זאת, שינויים פנימיים במהירות שעון ה-I/O וה- כמות הנתונים הכלולה בפעולת קריאה פירושה שאפילו בשעון זיכרון של 100MHz, רוחב הפס ליחידת זמן הוכפל פי ארבעה.
DDR4 שינה את דפוס השדרוג והכפיל את שעון הזיכרון עם טווח שבין 200 ל-400 מגה-הרץ, והשיג שוב הכפלה של רוחב הפס הזמין תוך הפחתת זמן ההשהיה. תקן DDR5 מתחיל גם בשעון זיכרון של 200MHz. ובכל זאת, הוא מגיע ל-450 מגה-הרץ, וחוזר להכפלת כמות הנתונים המועברים בכל מחזור כדי להכפיל את רוחב הפס.
סיכום
DRAM סינכרוני הוא הסוג העיקרי של DRAM בשימוש כיום. זהו הבסיס ל-RAM ו-VRAM של המערכת ביישומי גרפיקה. על ידי סנכרון פעולות של ה-DRAM עם שעונים, ניתן לדעת את הביצועים בפועל של ה-DRAM, מה שמאפשר לעמוד ביעילות בתור פעולות לביצוע. זה הרבה יותר יעיל מאשר להשאיר יותר ממספיק זמן מכיוון שאין מידה ישירה או דרך לדעת מתי פקודה ספציפית הושלמה.
השעונים השולטים ב-SDRAM הם קריטיים לביצועים הגבוהים שלו. הם שולטים באיזו תדירות ניתן להפעיל פקודות וכמה מהר ניתן לקרוא נתונים או לכתוב ל-DRAM. על ידי ידיעת התזמונים הללו, ניתן לייעל אותם לביצועי שיא.