RISC-V: כיצד חברות דוחפות את זה אל העתיד

טייק אווי מפתח

• RISC-V צובר תאוצה כאשר חברות גדולות כמו גוגל וקוואלקום מגבות את ארכיטקטורת ערכת ההוראות האלטרנטיבית, ומאתגרות את הדומיננטיות של x86 ו-ARM.
• RISC-V הוא ISA קוד פתוח שנועד לבטל עמלות רישוי. זה כבר זכה לתמיכה משמעותית עם למעלה מ-100 חברים בקרן RISC-V.
• RISE, פרויקט בשיתוף RISC-V וקרן לינוקס, מתמודד עם האתגר של אימוץ ISA חדש על ידי דרישה מחברים לתרום כסף או זמן הנדסה. מכשירי RISC-V כבר זמינים, בעיקר במערכות משובצות ובשוק הסיני.

RISC-V היה בכל מקום לאחרונה, עם המומנטום של ארכיטקטורת ערכת ההוראות האלטרנטיבית (ISA) כדי לאתגר את הדומיננטיות של x86 ו-ARM. זה כלל כמה הודעות בעלות פרופיל גבוה מ קוואלקום וגוגל, כמו גם היווצרות האחרונה של ה פרויקט RISE (RISC-V Software Ecosystem). עם תמיכה מכולם מרד האט ועד אינטל. גוגל אפילו הכריזה לאחרונה על היליד הזה תמיכה באנדרואיד מגיעה ל-RISC.

חברות גדולות מתאחדות מאחורי RISC-V, ולמרות שעדיין לא ברור אם היא יכולה לעמוד בהייפ, הרבה שחקנים רציניים (כולל כמה שאולי לא מצפה לכם) מניחים את הצ'יפים שלהם. ערכות הוראות מתעצבות להיות שדה קרב מרכזי עבור הטכנולוגיה בעשור הבא ו-RISC צובר במהירות תאוצה.

מה זה ערכת הוראות?

אבן בניין מורכבת של ארכיטקטורת CPU

לפני שניכנס ל-RISC-V, בואו נדבר על ערכות הוראות, שהן אחד מאבני הבניין הבסיסיות של ארכיטקטורות מעבד ומגדירים את המשימות שמעבד יכול לבצע. הוראות אלו נעות בין פשוטות מאוד, כגון ADD (הוספת הערכים בשני אוגרים או כתובות זיכרון נתונות), להוראות מורכבות יותר לאבטחת או ניהול זיכרון. ערכת הוראות מיישמת ISA, כולו או חלקו, המפרט מגוון הוראות יחד עם התשומות וההתנהגות הצפויים שלהן. זה מתואר בדרך כלל כמחשבי ערכת הוראות מופחתים או מורכבים (RISC ו-CISC).

ההבדל בין שני אלה יכול להיות מסובך, אבל אתה יכול לחשוב על RISC כמנסה לשלב הרבה הוראות קטנות לעשות דברים במהירות (בדרך כלל במחזור שעון בודד), בעוד של-CISC יש הרבה יותר הוראות עם יותר פונקציונליות שעשויות לקחת ארוך יותר. בדרך כלל, מעבד המיישם את ה-x86 ISA כולו או חלקו (ה-CISC ISA המאומץ ביותר) יישם כמה מאות הוראות, בעוד שמקובל שמעבדי RISC מיישמים מתחת ל-100. רוב ה-ISAs אינם דורשים מספר קבוע של הוראות בערכת ההוראות הסופית, אלא מציעים עיצוב מודולרי עם מספר הרחבות המיושמות באופן אופציונלי על ידי היצרנים.

מכיוון שמערכת הוראות מגדירה ביסודה את הכלים הזמינים לתוכנה, שינוי זה יכול להיות קשה מכיוון ש-ISA דורשים לבנות מחדש (או להידור מחדש) את כל התוכנות הפועלות במחשב עבור א הרשות החדשה. זה מצריך לעתים קרובות שינויים משמעותיים בכל סיביות של תוכנה והוא תהליך יקר וגוזל זמן הדורש תמיכה משמעותית במפתחים. שינוי ISAs נדיר בדיוק מסיבה זו, וקיימת בעיה אמיתית מאוד של תרנגולת וביצה בקבלת מפתחים לבנות את התוכנה שלהם כדי לתמוך ב-ISA חדש. זה המקום שבו RISC-V נכנס לתמונה.

מה זה RISC-V?

רשות שצומחת בעקביות

RISC-V הוא ISA שנוצר לראשונה במעבדת מחשוב מקבילי ב-U.C. ברקלי ב-2010. זהו ISA קוד פתוח ללא תמלוגים שנועד למנוע את הצורך לשלם דמי רישוי, בדרך כלל לאינטל או ל-ARM. בשנת 2015, RISC-V עזב את המעבדה, וקרן RISC-V הושקה עם 36 חברים מייסדים. זה הפך מאוחר יותר ל-RISC-V International, אשר, תחת מבנה השקעות חדש המבוסס על חברות, ממשיך את המחקר והממשל של RISC-V כיום. הקרן מונה כעת למעלה מ-100 חברים והיא מקיימת אירועים ברחבי העולם כדי לתמוך בצמיחת RISC-V.

מה זה RISE?

RISE נוסדה מוקדם יותר השנה בשיתוף RISC-V וקרן לינוקס, והיא כבר מקבלת גיבוי של אינטל, MediaTek, Red Hat, Qualcomm וגוגל, בין היתר. RISE מתמקדת בשיפור שרשרת כלי תוכנה כדי לתמוך בצמיחת RISC-V. כיוון הפרויקט נקבע על ידי ועדת היגוי טכנית, בדומה לפרויקטים אחרים של קרן לינוקס.

RISE מתמודדת ישירות עם בעיית התרנגולת והביצה של אימוץ ISA חדש על ידי דרישה מחבריה להתחייב לערכים של דולרים או לזמן הנדסה.

RISE מתמודדת ישירות עם בעיית הביצה והתרנגולת של אימוץ רשות חדשה על ידי דרישה מחבריה להתחייב ערכים בדולרים או זמן הנדסי עד לפיתוח תוכנת קוד פתוח עבור RISC-V, וזה כבר משתפר צעדים. לדוגמה, אנדרואיד כבר נבנה מחדש עבור RISC-V, וכך גם אובונטו וכמה הפצות לינוקס אחרות.

מתי נוכל לראות את RISC-V בטבע?

הם בסביבה אם אתה יודע איפה לחפש

מכשירי RISC-V כבר זמינים, אם כי בעיקר במערכות משובצות או במכשירים המיוצרים או מיועדים לשוק הסיני. גם סין וגם רוסיה נטנו מאוד ל-RISC-V לאחרונה כדרך לגוון מהתלות בטכנולוגיות מערביות. מספר מחשבים ניידים מבוססי RISC-V זמינים ב-Alibaba, ולוחות פיתוח RISC-V עשו את דרכם לשוק המערבי. חברת Sipeed הסינית מציעה לוחות פיתוח מבוססי RISC-V בגורמי צורה הנעים בין חלופות לסיפון Steam Deck למסופי לינוקס כף יד, ו-Huawei הוציאה את ערכות הפיתוח הראשונות שלה מבוססות RISC-V עבור התקני IoT מבוססי HarmonyOS עוד בשנת 2021.

כמו כן, אינטל פרצה דרך ב-2021 בשני מתקני ייצור חדשים באריזונה והודיעה כי בנייתם ​​של שניים נוספים באוהיו תתחיל ב-2025. אינטל עבדה כדי להחיות את פעילות היציקה שלה בשנים האחרונות, וזרם גדול של שבבי RISC-V יכול לעזור להם למלא את הנפח עבור המותגים החדשים האלה מבוססי ארה"ב. זה הימור שהרבה חברות לוקחות, צוללות מוקדם עם RISC-V כדי להימנע מהישארות מאחור ולצבור ניסיון בזמן ש-RISC-V נשאר בחיתוליו.

האם זה מוכן לזמן הגדול?

אבל RISC-V לא ממש מוכן לזמן הגדול. בעוד ש-ARM עשויה להיות יקרה, הטכנולוגיה שלה שוכללה היטב. CISC ISAs זכו במקור לפופולריות מכיוון שהם אפשרו למהנדסים מוקדמים ליישם בקלות במעבדים שלהם תכונות הנדרשות עבור מחשוב מורכב יותר. עם זאת, במהלך העשור האחרון, זְרוֹעַהעיצובים המבוססים על RISC גדלו ביכולת וביכולת תוך שהם נותרו בדרך כלל אופציה חסכונית יותר באנרגיה.

RISC-V הולך באופן טבעי בדרכה של ARM בכך שהוא מפתח תחילה שוק למכשירים בעלי הספק נמוך וחסכוניים באנרגיה.

בתיאוריה, מעבדי ARM ו-RISC-V צריכים להיות מסוגלים לביצועים דומים. עם זאת, התמיכה בתוכנת ARM כבר נרחבת (כאשר המעבדים שלה כבר מריצים טלפונים ומחשבים ניידים), ומעניקה לה יתרון ראשוני עצום על כל מכשירי RISC-V חדשים.

ההתחלה הזו היא חלק מהסיבה לכך ש-RISC-V אינו (עדיין) מאתגר את מכשירי ARM עבור רוב הצרכנים, הולכת באופן טבעי בדרכה של ARM על ידי יצירת שוק למכשירים בעלי הספק נמוך וחסכוניים באנרגיה ראשון. מיקוד לקצה התחתון של השוק יאפשר ל-RISC-V לבסס תחילה בסיס של כלים ותמיכה במפתחים, כמו גם לשכלל את יעילות האנרגיה שלו ברמת החומרה והתוכנה. RISC-V International (ובהרחבה, החברות החברות בה) מתחילים לעבוד על העברת מוצרים ל-RISC-V כעת בתקווה שככל שהפיתוח מתקדם, יישומים חזקים וחסכוניים יותר באנרגיה הופכים זמין.

אינטל?

כפי שהזכרנו קודם, אפילו אינטל (הבעלים של ה-x86 ISA הרווחי) משקיעה בגדול ב-RISC-V. הקשיים של אינטל לספק מכשירי x86 חסכוניים באנרגיה הובילו לכך שהיא הפסידה משמעותית ל-ARM במהלך האחרון עשור, כולל על עיקר הסיליקון הביתי ממוקד ARM של אפל ועל קוואלקום וסמסונג בנייד רחב יותר שׁוּק.

הפוטנציאל של ארכיטקטורות RISC הוכר זה מכבר, פוטנציאל שהיה המניע העיקרי של ההחלטה המוקדמת של אפל לאמץ שבבי מוטורולה ו-PowerPC מבוססי RISC במחשבי Mac מוקדמים. אבל בעשור האחרון, ARM שחררה את הפוטנציאל הזה. אינטל מוצאת את עצמה כעת מאבדת נתח שוק של x86 ל-ARM אפילו בקטגוריות הדומיננטיות ביותר שלה, כאשר AWS דוחפת חזק שבבי ARM חדשים מבוססי Graviton כחלופה זולה יותר מ-x86 בענן. אינטל החלה להשקיע רבות ב-RISC-V, תוך התחייבות פומבית מיליארד דולר לשירותי היציקה שלה, כולל השקעה משמעותית ב-RISC-V fabs.

האם RISC-V יכול להדביק את הפער?

רק הזמן יגיד

הדרישה ל-RISC-V להצליח ברורה. לעסקים אין רצון להמשיך לרפד את הכיסים של אינטל/ARM בדמי הרישוי שלהם, ו-ARM סללה את הדרך לשבבי RISC בעלי הספק נמוך על ידי התחרות מול אינטל. RISC-V ינסה לחקות את הדרך של ARM להצלחה, ותתחרה תחילה בתחומי ההספק והפיתוח הנמוכים יותר.

זה משהו שאנחנו כבר רואים קורה, למשל, עם ההכרזה של גוגל וקוואלקום על פלטפורמת Snapdragon Wear מבוססת RISC-V. ברור גם שעם הקמת RISE וההשקעה המתמשכת בחברות גדולות הן מתחום ה-OEM והן מתחום הצרכנים, קיימת תמיכה ב-RISC-V. האם המומנטום הנוכחי שלו מספיק כדי לשאת את RISC-V דרך הסלוגן האיטי שמדביק את ARM עדיין לא ברור, אבל יש אינטרס עסקי ברור ש-RISC-V יצליח. ARM דיווחה על הכנסות שיא של למעלה מ-800 מיליון דולר ברבעון השני של השנה בלבד, שבסופו של דבר מגיעה מחלק מהרווחים של חברות אחרות. עם זאת, היו הימורים כושלים בעבר, כאשר PowerPC בולט, אז נצטרך לראות לאן RISC-V הולך מכאן.