ムーアの法則は公式には廃止されており、最近の TSMC の発表でそれを直接確認できます。
12月中、 ウィキチップが報告した TSMC の 3nm プロセスでは、SRAM 密度に関して、同社の以前の 5nm ノードと比べて密度の向上がほとんど見られませんでした。 この出版物では、単純な質問が 1 つありました。「私たちは SRAM の死を目撃したばかりなのでしょうか?」 少なくともWikichipの意見では、「歴史的スケーリングは正式に死んだ」。
このアイデアはテクノロジー業界全体に多大な影響を及ぼし、その影響は今後何年にもわたって PC やその他のデバイスに影響を与えるでしょう。 しかし、これが何を意味するのか、気にする必要があるのかどうか、自問しているかもしれません。 「SRAM の死」が PC にどのような影響を与えるか、チップ設計者がそれにどのように対処するかを理解するには、ノード、ムーアの法則、キャッシュについて話す必要があります。
ムーアの法則は徐々に消滅しつつあったが、今突然
ムーアの法則は半導体業界の成功の基準であり、新しいチップには 2 年前のチップに比べて 2 倍の量のトランジスタを搭載する必要があると考えられています。 Intel、AMD、およびその他のチップ設計者は、ムーアの法則に確実に対応できるようにしたいと考えており、対応できない場合は、競合他社に対する技術的優位性を失うことを意味します。
プロセッサのサイズには限界があるため、トランジスタ数を増やす確実な唯一の方法は、プロセッサを縮小してより高密度に実装することです。 ノードまたはプロセスは、半導体メーカー (ファブやファウンドリとも呼ばれます) がチップを製造する方法です。 ノードは通常、トランジスタのサイズによって定義されるため、小さいほど優れています。 最新の製造プロセスにアップグレードすることは、トランジスタ数とパフォーマンスを向上させるための常に信頼できる方法であり、業界は何十年にもわたってすべての期待に応えることができました。
残念ながら、業界が 32nm の水準に達した 2010 年頃以来、ムーアの法則は何年も失われ続けています。 さらに進もうとしたとき、レンガの壁にぶつかった。 TSMC から Samsung 、GlobalFoundries まで、ほぼすべてのファブは 32nm より小さいものを開発するのに苦労していました。 最終的には新しい技術が開発され、再び進歩が可能になりましたが、トランジスタは以前と同じようには小さくなりません。 ノードの名前は、トランジスタが実際にどれほど小さいかを反映しなくなり、新しいプロセスでは以前のように密度が向上しなくなりました。
業界は 2010 年に 32nm の限界を超えようとしたときに壁にぶつかりました。
では、TSMCの3nmノードはどうなっているのでしょうか？ 一般的なプロセッサには、主に 2 つのタイプのトランジスタがあります。ロジック用のものと、SRAM (キャッシュ用) です。 しばらくの間、ロジックはキャッシュよりも縮小するのが簡単でしたが（キャッシュはすでに非常に高密度になっています）、TSMCのようなファウンドリが新しいノードでまったく縮小できなかったのはこれが初めてです。 キャッシュ密度が大幅に向上した 3nm のバリアントがいつか登場すると予想されますが、TSMC 確かにスケーリングが非常に小さい変曲点に達しており、他のファブも同様の事態に遭遇する可能性があります。 問題。
しかし、問題は、より多くの領域を使用せずにキャッシュの量を増やすことができないことだけではありません。 プロセッサーのサイズには限界があり、キャッシュによって占有されるスペースは、パフォーマンスの直接的な向上につながるロジックやトランジスターに使用できないスペースになります。 同時に、より多くのコアやその他の機能を備えたプロセッサーでは、メモリ関連のボトルネックを回避するためにより多くのキャッシュが必要になります。 新しいノードが追加されるたびにロジックの密度が増加し続けていますが、SRAM スケーリングの欠如を補うには十分ではない可能性があります。 これはムーアの法則にとって致命的な打撃となるかもしれない。
業界は SRAM 問題をどのように解決できるか
高性能プロセッサーが満たさなければならない目標は 3 つあります。それは、サイズが制限されていること、キャッシュが必要であること、そして新しいノードがキャッシュのサイズを削減できなくなった場合です。 アーキテクチャの改善とクロック速度の向上によってパフォーマンスを向上させることは可能ですが、 より多くのトランジスタを使用することが、世代の速度向上を達成する最も簡単で最も一貫した方法です。 この課題を克服するには、これらの基本の 1 つを変える必要があります。
結局のところ、SRAM の問題に対しては、チップレットという完全に機能する解決策がすでに存在しています。 これは、AMDが2019年からデスクトップおよびサーバーCPUに使用しているテクノロジーです。 チップレット設計では複数のシリコン (またはダイ) を使用し、各ダイには 1 つまたはいくつかの機能があります。 たとえば、コアだけを備えたものもあります。 これは、すべてが 1 つのダイ内にあるモノリシック設計とは対照的です。
チップレットはサイズの問題を回避しており、AMD がムーアの法則を遵守できた理由について重要な部分を占めています。 覚えておいてください、ムーアの法則は次のようなものではありません 密度、 しかし トランジスタ数. AMD は、チップレット テクノロジを使用して、総ダイ面積が 1,000 mm2 を超えるプロセッサを開発することができました。 この CPU を単一のダイだけで製造することはおそらく不可能です。
キャッシュの問題を軽減するために AMD が行った最も重要なことは、キャッシュを独自のダイに配置することです。 Ryzen 7 5800X3D 内の V キャッシュとメモリ チップレット RX7000シリーズ は、動作中のキャッシュ チップレットの例です。 何年もの間、キャッシュを縮小することが困難であったため、AMD は壁に書かれた書き込みを目にした可能性があります。 キャッシュを他のすべてのものから分割できるようになったことで、より大きなチップレット用にさらに多くのスペースが残されます。 コア。 RX 7900 XTX のメイン ダイはわずか約 300 mm2 です。つまり、AMD が望めば、より大きなダイを製造する余地が十分にあります。
ただし、チップレットが唯一の方法ではありません。 NvidiaのCEOは最近 ムーアの法則の死を宣言した. 同社自体は、モノリシックな設計から脱却することなく、より優れたパフォーマンスを達成するために自社の人工知能テクノロジーに依存しています。 その最新の Ada アーキテクチャは、DLSS 3 などの機能のおかげで、理論的には前世代の Ampere よりも何倍も高速です。 ただし、ムーアの法則を維持する必要があるのか、それとも実際にトランジスタを追加せずに、新しいテクノロジーでトランジスタの追加による性能上の利点を反映できるのかが、今後数年のうちに分かるでしょう。