Samsung Austin Research & Development Center (SARC) は、キャンセルされた Exynos M6 カスタム CPU コアのマイクロアーキテクチャを詳しく説明した論文を発表しました。
サムスンのオースティン研究開発センター (SARC) でカスタム CPU コア プロジェクトが行われていることはわかっています。 最後に来ました 2019年10月に。 2016 年に Exynos M1 を搭載した Exynos 8890 を発売して鳴り物入りで推進されたプロジェクトにとって、それは悲しい終わりでした。 なぜSARCはプロジェクトを中止したのですか? Exynos M5 カスタム コアは、 エクシノス 990 SoC は、当面サムスンが設計した最後の完全なカスタム コアです。今になって考えると、なぜサムスンがカスタム コアを諦めたのかは簡単にわかります。なぜなら、十分な競争力がなかったからです。 現在、Exynos M5 コアが 電力効率が 100% 不足している ARM の Cortex-A77 に対しては、多くのことが言えます。 しかし、必ずしもそのようになる必要はありませんでした。 Exynos M1 および Exynos M2 の設計にはある程度の有望性があり、カスタム CPU コア プロジェクトは当時、モバイル CPU 分野での競争のために重要視されていました。 Exynos M3 は、IPC が大幅に増加したにもかかわらず、大幅な下落でした。 エクシノスM4 そしてExynos M5はARMのストックCPU IPに追いつくことができませんでした。 次のカスタム コアであるキャンセルされた Exynos M6 のマイクロアーキテクチャの変更は何ですか?
これまで、その質問に対する答えは不明でした。 しかし今回、SARC CPU 開発チームは「Samsung Exynos CPU アーキテクチャの進化」というタイトルの論文を発表しました (これは、以下の記事で知りました) アナンドテック) IEEE 会議である International Symposium for Computer Architecture (ISCA) で発表されました。 これにより、以前の Exynos M シリーズ CPU と、キャンセルされた Exynos M6 のアーキテクチャに関する多くの詳細が明らかになります。
SARC の CPU 開発チームが発表した論文では、8 年間にわたるチームの取り組みが詳しく説明されており、Exynos M1 からのカスタム ARM コアの重要な詳細も明らかにされています。 (Mongoose) から現行世代の Exynos M5 (Lion)、さらには未リリースの Exynos M6 CPU まで、キャンセル前は Exynos 990 の 2021 SoC に搭載されると予想されていました。 後継。
Samsung の SARC CPU チームは、カスタム CPU コアを開発するために 2011 年に設立され、その後 Samsung Systems で採用されました。 LSI の Exynos SoC。 カスタム コアを使用した最初の Exynos SoC は、2016 年の Samsung Galaxy に搭載された Exynos 8890 でした。 S7. カスタム コアは、Exynos M5 コアを搭載した Exynos 990 が登場するまで、Exynos SoC の一部であり、Exynos を搭載した Samsung Galaxy S20 バリアントに搭載されました。 (今後の エクシノス 992、Galaxy Note 20に搭載される可能性が高く、ARMの機能が搭載されると予想されています コーテックス-A78 (Exynos M5 ではありません。) ただし、CPU チームが完成する前に、SARC は Exynos M6 アーキテクチャを完成していました。 2019年10月に解散のニュースが入り、解散は2019年10月に発効した。 12月。
ISCA の論文には、Exynos M1 から Exynos M6 までの Samsung のカスタム CPU コア間のマイクロアーキテクチャの違いの概要表が掲載されています。 この設計のよく知られた特徴の一部は、HotChips 2016 イベントでの最初の M1 CPU アーキテクチャの詳細な調査で同社によって明らかにされていました。 HotChips 2018 で、サムスンは Exynos M3 を詳しく紹介しました。 Exynos M4 および Exynos M5 コアのアーキテクチャも、M6 のアーキテクチャと同様に詳細に説明されています。
アナンドテック 氏は、長年にわたる Samsung の設計の 1 つの重要な特徴は、Exynos M1 Mongoose コアから始まったのと同じブループリント RTL に基づいていることだと指摘しています。 サムスンは長年にわたってコアの機能ブロックの改良を続けてきました。 Exynos M3 は、いくつかの点でコアの幅を大幅に広げ、4 幅の設計から 6 幅のミッドコアへと移行し、最初の反復からの変化を表しました。 (一方、Apple A11、A12、および A13 のデコード幅は 7 ワイドですが、Cortex-A76、A77、および A78 のデコード幅は 4 ワイドです。 Cortex-X1 はデコード幅を 5 幅に増やします。)
この報告書では、Exynos M5 と M6 に関してこれまで公開されていなかったいくつかの情報も公開されています。 Exynos M5 では、サムスンはコアのキャッシュ階層に大きな変更を加え、プライベート L2 キャッシュを新しいキャッシュに置き換えました。 より大きな共有キャッシュを提供するとともに、L3 構造の 3 バンク設計から 2 バンク設計への変更を開示しています。 待ち時間。
キャンセルされた M6 コアは、マイクロアーキテクチャの点でさらに大きな飛躍をもたらしたでしょう。 SARC は、L1 命令キャッシュとデータ キャッシュを 64KB から 128KB に倍増するなど、大幅な改善を行っていました。 アナンドテック これは、これまでのところ、Apple A12 以降の Apple A シリーズ コアによってのみ実装されている設計上の選択であることに注意してください。
L2 の帯域幅能力は最大 64B/サイクルまで 2 倍になり、L3 では 3MB から 4MB に増加しました。 Exynos M6 は 8 ワイド デコード コアになるはずです。 によって指摘されたように アナンドテック、これはデコードの観点から現在知られている最も幅広い商用マイクロアーキテクチャでした。 ただし、コアの幅が大幅に広がったにもかかわらず、整数実行ユニットには大きな変化は見られませんでした。 1 つの複雑なパイプラインに 2 番目の整数除算機能が追加されましたが、ロード/ストア パイプラインは M5 と同じで、1 つのロード ユニット、1 つのストア ユニット、1 つのロード/ストア ユニットを備えています。 浮動小数点/SIMD パイプラインには、FMAC 機能を備えた追加の 4 番目のユニットが存在するはずです。 L1 DTLB は 48 ページから 128 ページに増加し、メイン TLB は 4K ページから 8K ページ (32MB カバレッジ) に 2 倍になりました。
Exynos M6 は、M3 以来初めてコアのアウトオブオーダー ウィンドウを増加させることで、前世代からのもう 1 つの大きな変化を表したはずです。 より大きな整数および浮動小数点の物理レジスタ ファイルが存在し、ROB (リオーダー バッファ) が 228 から 256 に増加したはずです。 アナンドテック カスタム Exynos コアの 1 つの重要な弱点が M5 にも依然として存在しており、M6 にも同様に存在していたであろうと指摘しています。 より深いパイプライン ステージにより、高価な 16 サイクルの予測ミス ペナルティが発生します。これは、11 サイクルの予測ミス ペナルティがある ARM の CPU コアよりも高かったです。 SARC の論文では、分岐予測器の設計をさらに深く掘り下げ、CPU コアのスケーリング ハッシュ パーセプトロン ベースの設計を紹介しています。 この設計は、長年と実装を通じて継続的に改善され、分岐精度が向上し、キロ命令あたりの予測ミス (MPKI) が継続的に減少しました。 SARC は、フロントエンド内で分岐予測器が占めるストレージ構造の量を示す表を提示します。 この論文では、コアのプリフェッチ技術についても詳しく説明されており、µOP キャッシュの導入についても取り上げられています。 M5 だけでなく、次のようなセキュリティ脆弱性に対してコアを強化するチームの取り組みも同様です。 スペクター。
カスタム Exynos コアのメモリ遅延を改善する取り組みについても、SARC の論文で詳しく説明されています。 Exynos M4 では、SARC チームは、後続のロードでの実効 L1 サイクル レイテンシを 4 サイクルから 3 サイクルに短縮するロードロード カスケード メカニズムを組み込みました。 M4 コアでは、CPU コアからメモリ コントローラーに直接接続する新しいインターフェイスによるパス バイパスも導入され、インターコネクトを介したトラフィックが回避されました。 によると アナンドテック、これは、出版物が Exynos 9820 で測定できた大幅なレイテンシの改善の一部を説明しています。 Exynos M5 では、投機的キャッシュ ルックアップ バイパスが導入され、インターコネクトとキャッシュ タグの両方に同時にリクエストが発行されました。 これにより、メモリ要求が進行中のときにキャッシュミスが発生した場合のレイテンシが節約される可能性があります。 平均ロード レイテンシーも、世代が進むにつれて継続的に改善され、M1 の 14.9 サイクルから M6 の 8.3 サイクルになりました。
上記のマイクロアーキテクチャの特徴は非常に専門的ですが、CPU 愛好家であれば、MHz ごとを意味するクロックごとの命令 (IPC) という用語に精通しているでしょう。 シングルスレッド CPU のパフォーマンスにおけるパフォーマンス (これはシングルスレッド CPU のパフォーマンスを決定する主な要因であり、他の要因は CPU のクロック速度です) 芯）。 整数 IPC と浮動小数点 IPC はどちらも IPC の決定要因です。 SARC チームは、M1 から M6 まで、年間平均 20% の改善を達成することができました。 特に M3 は、他の要因によって失望されたものの、IPC が大幅に改善されました。 Exynos M5 では IPC が 15 ～ 17% 向上しましたが、未リリースの Exynos M6 では IPC が向上しました。 平均値は 2.71 であるのに対し、M1 では 1.06 であることが明らかにされており、これは M1 と比較して 20% の改善を示しています。 M5。
同紙のプレゼンターであるブライアン・グレイソン氏は、Q&Aセッションで番組の中止に関する質問に答えた。 同氏は、チームは世代ごとにパフォーマンスと効率が向上し、常に目標とスケジュールを守ってきたと語った。 （ということは、そもそも目標が十分に高くなかったということでしょうか？） 一方、チームの最大の困難は、将来のことについて非常に慎重になるという点でした。 チームにはゼロから始めるか完全に書き直すためのリソースがなかったため、デザインが変更されました。 ブロック。 今にして思えば、チームは過去にデザインの方向性の一部について別の選択をしていたでしょう。 まったく対照的に、ARM には複数の CPU チームがさまざまな場所で働いており、実際に互いに競合しています。 これにより、次のような「根本的な再設計」が可能になります。 コーテックス-A76. の コーテックス-A77 Cortex-A78 は、A76 の直接の後継者です。
SARC チームは、仮想の Exynos M7 などの今後のコアの改善に関するアイデアを持っていました。 しかし、カスタムコアプログラムの中止を決定したのは、おそらくサムスンの非常に高い人物だったと思われます。 として アナンドテック によると、カスタム コアは、特定の世代の ARM の CPU と比較して、電力効率、パフォーマンス、領域使用量 (PPA) の点で競争力がありませんでした。 先月、ARM は新しい機能を備えた Cortex-X Custom プログラムを発表しました。 コーテックス-X1、2021 年のモバイル デバイス向けの次世代コア。 Cortex-A PPA の限界を打ち破り、代わりに絶対的なパフォーマンスを追求するという設計哲学を持っています。 したがって、Exynos M6 はそれに対抗するのに苦労したでしょう。 それでも、サムスンは Cortex-X1 を採用せず、Exynos 992 では Cortex-A78 + Cortex-A55 の組み合わせのみを採用するようですが、来年の Galaxy S フラッグシップには採用される可能性があります。
SARC チームは現在も、Samsung Systems LSI 用のカスタム相互接続とメモリ コントローラーを設計しています。 カスタム GPU アーキテクチャにも取り組んでいましたが、Samsung Systems LSI AMDと契約を締結しました 2021 年から将来の Exynos GPU で AMD の次世代 (Next グラフィックス アーキテクチャ) RDNA GPU アーキテクチャを使用する予定です。
全体として、カスタム CPU コア プロジェクトは、モバイル チップ ベンダーにとって、何が問題になる可能性があるかについての明るい教訓となりました。 SARC CPU チームは、モバイル CPU 分野で誰もが認めるリーダーである Apple と競争するという高い野心を抱いていました。 残念ながら、Apple はともかく、ARM と競合することはできませんでした。 問題は解決できたかもしれませんが、年々、SARC の取り組みは一歩も二歩も遅れていました。 それは、Samsung Galaxy S9 の Exynos 9810 亜種などの製品の出荷に悪影響を及ぼしました。 現在、すべての主要な Android モバイル チップ ベンダーは 2021 年から ARM のストック CPU IP を使用することになり、このリストには Qualcomm、Samsung、MediaTek、HiSilicon が含まれます。 戦いの相手は、ゼロから設計されたカスタム ARM コアではなく、Cortex-X1 などのコアを使用する Apple になります。
ソース： Samsung Exynos CPU アーキテクチャの進化 | 経由： アナンドテック