Samsung Austin-ის კვლევისა და განვითარების ცენტრმა (SARC) გამოაქვეყნა ნაშრომი, სადაც დეტალურადაა აღწერილი გაუქმებული Exynos M6 CPU ბირთვის მიკროარქიტექტურა.
ჩვენ ვიცით, რომ მორგებული CPU ძირითადი პროექტი Samsung-ის Austin Research & Development Center-ში (SARC) დასრულდა 2019 წლის ოქტომბერში. პროექტისთვის, რომელიც ასეთი ზარ-ზეიმით დაწინაურდა Exynos M1-ის გამოშვებით Exynos 8890-ით 2016 წელს, ეს სამწუხარო დასასრული იყო. რატომ შეაჩერა SARC-მა პროექტი? Exynos M5 საბაჟო ბირთვი, რომელიც წარმოდგენილია Exynos 990 SoC არის სამსუნგის მიერ შემუშავებული ბოლო სრულად მორგებული ბირთვი უახლოეს მომავალში და, თუ გავითვალისწინებთ, ადვილი მისახვედრია, რატომ თქვა Samsung-მა უარი თქვა მორგებულ ბირთვებზე, რადგან ისინი უბრალოდ არ იყვნენ საკმარისად კონკურენტუნარიანი. ახლა ცნობილია, რომ Exynos M5 ბირთვი აქვს 100% ენერგოეფექტურობის დეფიციტი ARM-ის Cortex-A77-ის წინააღმდეგ, რომელიც ბევრს ამბობს. თუმცა, ასე არ უნდა გამოსულიყო. Exynos M1 და Exynos M2 დიზაინებმა აჩვენა გარკვეული დაპირება, და მორგებული CPU ძირითადი პროექტი, იმ დროს, მნიშვნელოვანი იყო კონკურენციის გულისთვის მობილური CPU სივრცეში. Exynos M3 იყო დიდი ვარდნა მიუხედავად IPC მნიშვნელოვანი ზრდისა და
Exynos M4 და Exynos M5-მა ვერ შეასრულა ARM-ის მარაგის CPU IP. რა იყო მიკროარქიტექტურული ცვლილებები შემდეგ მორგებულ ბირთვში, გაუქმებულ Exynos M6-ში?ამ კითხვაზე პასუხი ამ დრომდე უცნობი იყო. თუმცა, ახლა SARC CPU-ის განვითარების ჯგუფმა წარმოადგინა ნაშრომი სახელწოდებით "Samsung Exynos CPU Architecture-ის ევოლუცია" (რომელიც ჩვენ შევიტყვეთ AnandTech) კომპიუტერული არქიტექტურის საერთაშორისო სიმპოზიუმზე (ISCA), რომელიც არის IEEE კონფერენცია. იგი ავლენს უამრავ დეტალს წინა Exynos M სერიის პროცესორების, ასევე გაუქმებული Exynos M6-ის არქიტექტურის შესახებ.
SARC-ის CPU-ის შემმუშავებელი გუნდის მიერ წარმოდგენილი ნაშრომი დეტალურადაა აღწერილი გუნდის ძალისხმევაზე მისი რვაწლიანი არსებობის მანძილზე და ასევე ავლენს პერსონალური ARM ბირთვების ძირითად დეტალებს Exynos M1-დან დაწყებული. (Mongoose) ამჟამინდელი თაობის Exynos M5 (Lion) და თუნდაც გამოუქვეყნებელი Exynos M6 CPU, რომელიც გაუქმებამდე მოსალოდნელი იყო Exynos 990-ის 2021 წლის SoC-ში. მემკვიდრე.
Samsung-ის SARC CPU გუნდი დაარსდა 2011 წელს პერსონალური CPU ბირთვების შესაქმნელად, რომლებიც შემდეგ წარმოდგენილი იყო Samsung Systems-ში. LSI-ის Exynos SoCs. პირველი Exynos SoC, რომელმაც გამოიყენა მორგებული ბირთვი, იყო Exynos 8890, რომელიც წარმოდგენილი იყო 2016 წლის Samsung Galaxy-ში. S7. მორგებული ბირთვები დარჩა Exynos SoC-ების ნაწილად Exynos 990-მდე Exynos M5 ბირთვით, რომელიც წარმოდგენილი იყო Exynos-ზე მომუშავე Samsung Galaxy S20 ვარიანტებში. (მოახლოებული Exynos 992, რომელიც სავარაუდოდ გამოჩნდება Galaxy Note 20-ში, სავარაუდოდ იქნება ARM-ის გამორჩეული Cortex-A78 და არა Exynos M5.) თუმცა SARC-მა დაასრულა Exynos M6 არქიტექტურა მანამ, სანამ CPU-ს გუნდმა დაასრულა მიიღეს ინფორმაცია მისი დაშლის შესახებ 2019 წლის ოქტომბერში, დაშლა ძალაში შევიდა დეკემბერი.
ISCA ქაღალდში მოცემულია მიკროარქიტექტურული განსხვავებების მიმოხილვის ცხრილი Samsung-ის მორგებულ CPU ბირთვებს შორის Exynos M1-დან Exynos M6-მდე. დიზაინის ზოგიერთი ცნობილი მახასიათებელი კომპანიამ გაამჟღავნა მისი საწყისი M1 CPU არქიტექტურის ღრმა ჩაძირვისას HotChips 2016-ის ღონისძიებაზე. HotChips 2018-ზე სამსუნგმა ღრმა ჩაძირვა ჩაატარა Exynos M3-ზე. ასევე დეტალურად არის აღწერილი Exynos M4 და Exynos M5 ბირთვების არქიტექტურა, ისევე როგორც M6.
AnandTech აღნიშნავს, რომ Samsung-ის დიზაინის ერთ-ერთი მთავარი მახასიათებელი წლების განმავლობაში იყო ის, რომ იგი ეფუძნებოდა იმავე RTL გეგმას, რომელიც დაიწყო Exynos M1 Mongoose ბირთვით. Samsung-მა წლების განმავლობაში განაგრძო ბირთვების ფუნქციური ბლოკების გაუმჯობესება. Exynos M3 წარმოადგენდა ცვლილებას პირველი გამეორებებიდან, რადგან მან არსებითად გააფართოვა ბირთვი რამდენიმე ასპექტში, გადავიდა 4 სიგანის დიზაინიდან 6 სიგანის შუა ბირთვამდე. (Apple A11, A12 და A13, მეორეს მხრივ, აქვთ 7 სიგანის დეკოდირების სიგანე, ხოლო Cortex-A76, A77 და A78 აქვთ 4 სიგანის სიგანე. Cortex-X1 ზრდის დეკოდირების სიგანეს 5-მდე.)
მოხსენებაში ასევე მოცემულია რამდენიმე გამჟღავნება, რომელიც ადრე არ იყო საჯარო Exynos M5-სა და M6-თან დაკავშირებით. Exynos M5-ისთვის Samsung-მა უფრო დიდი ცვლილებები შეიტანა ბირთვების ქეშის იერარქიაში, ჩაანაცვლა პირადი L2 ქეში ახლით. უფრო დიდი საერთო ქეში, ასევე L3 სტრუქტურის ცვლილების გამოვლენა 3-ბანკიანი დიზაინიდან 2-ბანკიან დიზაინზე ნაკლები შეყოვნება.
გაუქმებული M6 ბირთვი უფრო დიდი ნახტომი იქნებოდა მიკროარქიტექტურის თვალსაზრისით. SARC-მა გააკეთა დიდი გაუმჯობესება, როგორიცაა L1 ინსტრუქციის და მონაცემთა ქეშის გაორმაგება 64KB-დან 128KB-მდე - AnandTech აღნიშნავს, რომ ეს არის დიზაინის არჩევანი, რომელიც ჯერჯერობით განხორციელდა მხოლოდ Apple-ის A-სერიის ბირთვების მიერ, დაწყებული Apple A12-ით.
L2 გაორმაგდა მისი გამტარუნარიანობის შესაძლებლობებით 64B/ციკლამდე, ხოლო L3 ნახავდა ზრდას 3MB-დან 4MB-მდე. Exynos M6 იქნებოდა 8 სიგანის დეკოდირების ბირთვი. როგორც აღნიშნა AnandTech, ეს იქნებოდა ყველაზე ფართო კომერციული მიკროარქიტექტურა, რომელიც ამჟამად ცნობილია დეკოდირების თვალსაზრისით. თუმცა, მიუხედავად იმისა, რომ ბირთვი ბევრად უფრო ფართო იყო, მთელი რიცხვის აღმასრულებელი ერთეულები დიდ ცვლილებას ვერ ხედავდნენ. ერთმა კომპლექსურმა მილსადენმა დაამატა მეორე მთელი რიცხვის გაყოფის შესაძლებლობა, ხოლო დატვირთვა/შენახვის მილსადენები იგივე დარჩა, რაც M5-ს ერთი დატვირთვის ერთეულით, ერთი შესანახი ერთეულით და ერთი დატვირთვის/საწყობის ერთეულით. მცურავი წერტილის/SIMD მილსადენებს ექნებათ დამატებითი მეოთხე ერთეული FMAC შესაძლებლობებით. L1 DTLB გაიზარდა 48 გვერდიდან 128 გვერდამდე, ხოლო ძირითადი TLB გაორმაგდა 4K გვერდიდან 8K გვერდამდე (32MB დაფარვა).
Exynos M6 წარმოადგენდა კიდევ ერთ მნიშვნელოვან ცვლილებას მისი წინამორბედებისგან განსხვავებით ბირთვის მწყობრიდან გამოსული ფანჯრის გაზრდით M3-ის შემდეგ პირველად. იქნებოდა უფრო დიდი მთლიანი და მცურავი წერტილიანი ფიზიკური რეგისტრის ფაილები და ROB (Reorder Buffer) გაიზრდებოდა 228-დან 256-მდე. AnandTech აღნიშნავს, რომ მორგებული Exynos ბირთვების ერთი მნიშვნელოვანი სისუსტე ჯერ კიდევ არსებობს M5-ზე და იქნებოდა M6-ზეც. ეს იქნება მისი ღრმა მილსადენის ეტაპები, რაც გამოიწვევს ძვირადღირებულ 16-ციკლიანი არასწორი პროგნოზირების ჯარიმას, რაც უფრო მაღალი იყო ვიდრე ARM-ის CPU ბირთვები, რომლებსაც აქვთ 11-ციკლიანი არასწორი პროგნოზირების ჯარიმა. SARC ქაღალდი კიდევ უფრო ღრმავდება ფილიალის პროგნოზირების დიზაინში, აჩვენებს CPU ბირთვის მასშტაბურ ჰეშდ პერცეპტრონის დიზაინს. ეს დიზაინი მუდმივად გაუმჯობესდებოდა წლების განმავლობაში და განხორციელების დროს, გააუმჯობესებდა განშტოების სიზუსტეს და მუდმივად შეამცირებდა არასწორ პროგნოზებს თითო კილოგრამ ინსტრუქციაზე (MPKI). SARC წარმოგიდგენთ ცხრილს, რომელიც გვიჩვენებს შენახვის სტრუქტურების რაოდენობას, რომელსაც ფილიალის პროგნოზირება იკავებს წინა ბოლოში. ბირთვის წინასწარ ამოღების ტექნოლოგიები ასევე დეტალურად იყო აღწერილი ნაშრომში, რომელიც მოიცავს μOP ქეშის დანერგვას. M5-ში, ისევე როგორც გუნდის ძალისხმევა, რათა გაამყაროს ბირთვი უსაფრთხოების დაუცველობის წინააღმდეგ, როგორიცაა სპექტრი.
მეხსიერების შეყოვნების გაუმჯობესების მცდელობები Exynos-ის ჩვეულ ბირთვებში ასევე დეტალურად იქნა აღწერილი SARC-ის მიერ ნაშრომში. Exynos M4-ში SARC-ის გუნდმა მოიცავდა დატვირთვის კასკადის მექანიზმს, რომელმაც შეამცირა L1 ციკლის ეფექტური შეყოვნება ოთხი ციკლიდან სამამდე მომდევნო დატვირთვებზე. M4 ბირთვმა ასევე შემოიტანა ბილიკის შემოვლითი გზა ახალი ინტერფეისით CPU ბირთვებიდან პირდაპირ მეხსიერების კონტროლერებამდე, რაც თავიდან აიცილებდა ტრაფიკს ურთიერთდაკავშირების გზით. Მიხედვით AnandTech, ამით აიხსნება შეყოვნების უფრო დიდი გაუმჯობესება, რომლის გაზომვაც პუბლიკაციამ Exynos 9820-ით შეძლო. Exynos M5-მა შემოიტანა სპეკულაციური ქეშის საძიებელი შემოვლითი გზა, რომელიც გასცემდა მოთხოვნას როგორც ურთიერთდაკავშირებას, ასევე ქეშის ტეგებს ერთდროულად. ეს შესაძლოა დაზოგავს შეყოვნებას ქეშის გამოტოვების შემთხვევაში, რადგან მეხსიერების მოთხოვნა მიმდინარეობს. დატვირთვის საშუალო შეყოვნება ასევე მუდმივად უმჯობესდებოდა თაობების განმავლობაში 14.9 ციკლიდან M1-ზე 8.3 ციკლამდე M6-ზე.
მიუხედავად იმისა, რომ ზემოაღნიშნული მიკროარქიტექტურული მახასიათებლები საკმაოდ ტექნიკურია, CPU-ს ენთუზიასტები კარგად იცნობენ ტერმინს Instructions Per Clock (IPC), რაც ნიშნავს თითო MHz-ს. შესრულება ერთძაფის CPU-ის მუშაობაში (ეს არის მთავარი ფაქტორი, რომელიც განსაზღვრავს ერთძაფის CPU-ს მუშაობას, ხოლო მეორე ფაქტორი არის საათის სიჩქარე ბირთვი). მთელი რიცხვი IPC და მცურავი წერტილი IPC ორივე IPC-ის განმსაზღვრელია. SARC-ის გუნდმა მოახერხა საშუალოდ 20%-იანი წლიური გაუმჯობესება M1-დან M6-მდე. M3, კერძოდ, წარმოადგენდა IPC-ის დიდ პროცენტულ გაუმჯობესებას, თუმცა ის სხვა ფაქტორებმა უარყო. Exynos M5 წარმოადგენდა 15-17% გაუმჯობესებას IPC-ში, ხოლო IPC გაუმჯობესება გამოუქვეყნებელი Exynos M6-ისთვის. ცნობილია, რომ აქვს საშუალოდ 2.71 M1-ის 1.06-ის წინააღმდეგ, რაც წარმოადგენს 20%-ით გაუმჯობესებას. M5.
ბრაიან გრეისონმა, გაზეთის წამყვანმა, კითხვა-პასუხის დროს პროგრამის გაუქმების შესახებ კითხვებს უპასუხა. მისი თქმით, გუნდი ყოველთვის იყო მიზანმიმართული და გეგმის მიხედვით, ყოველი თაობის შესრულებისა და ეფექტურობის გაუმჯობესებით. (ეს ნიშნავს, რომ სამიზნეები თავიდანვე საკმარისად მაღალი არ იყო?). მეორეს მხრივ, გუნდის ყველაზე დიდი სირთულე მომავალთან უკიდურესად ფრთხილი იყო დიზაინი იცვლება, რადგან გუნდს არ გააჩნდა რესურსი ნულიდან დასაწყებად ან მთლიანად გადასაწერად ბლოკი. წარსულში გუნდს განსხვავებული არჩევანი გააკეთებდა დიზაინის ზოგიერთი მიმართულებით. სრულიად განსხვავებით, ARM-ს ჰყავს მრავალი CPU გუნდი, რომლებიც მუშაობენ სხვადასხვა ადგილას, რომლებიც რეალურად ეჯიბრებიან ერთმანეთს. ეს საშუალებას იძლევა "მიწის ხელახალი დიზაინი", როგორიცაა Cortex-A76. The Cortex-A77 და Cortex-A78 არის A76-ის პირდაპირი მემკვიდრეები.
SARC გუნდს ჰქონდა იდეები გაუმჯობესების შესახებ მომავალი ბირთვებისთვის, როგორიცაა ჰიპოთეტური Exynos M7. თუმცა, სავარაუდოდ, ეს იყო Samsung-ის ძალიან მაღალი დონის ადამიანი, რომელმაც გადაწყვიტა გააუქმოს საბაჟო ძირითადი პროგრამა. როგორც AnandTech შენიშვნები, მორგებული ბირთვები არ იყო კონკურენტუნარიანი ენერგიის ეფექტურობის, შესრულების და ფართობის გამოყენების (PPA) თვალსაზრისით ARM-ის რომელიმე კონკრეტული თაობის პროცესორებთან შედარებით. გასულ თვეში, ARM-მა გამოაცხადა Cortex-X Custom პროგრამა, რომელიც შეიცავს ახალს Cortex-X1, შემდეგი თაობის ბირთვი, რომელიც განკუთვნილია 2021 წლის მობილური მოწყობილობებისთვის. მას აქვს დიზაინის ფილოსოფია დაარღვიოს Cortex-A PPA კონვერტი და მის ნაცვლად აბსოლუტური შესრულება. ამიტომ Exynos M6-ს გაუჭირდებოდა მასთან კონკურენცია. ასეც რომ იყოს, როგორც ჩანს, Samsung არ მოარგებს Cortex-X1-ს და გამოიყენებს მხოლოდ Cortex-A78 + Cortex-A55 კომბინაციით Exynos 992-ში - თუმცა, ის შეიძლება იყოს მიღებული მომავალი წლის Galaxy S ფლაგმანში.
SARC-ის გუნდი ჯერ კიდევ ამჟამად აყალიბებს მორგებულ ურთიერთკავშირებს და მეხსიერების კონტროლერებს Samsung Systems LSI-სთვის. ის ასევე მუშაობდა მორგებულ GPU არქიტექტურებზე, მაგრამ Samsung Systems LSI გააფორმა ხელშეკრულება AMD-თან გამოიყენოს AMD-ის შემდეგი თაობის (შემდეგი გრაფიკული არქიტექტურა) RDNA GPU არქიტექტურა მომავალ Exynos GPU-ებში, 2021 წლიდან.
მთლიანობაში, CPU-ის პერსონალური ძირითადი პროექტი იყო ნათელი გაკვეთილი მობილური ჩიპების გამყიდველებისთვის იმის შესახებ, თუ რა შეიძლება მოხდეს არასწორად. SARC CPU-ს გუნდს ჰქონდა მაღალი ამბიციები შეეჯიბრებინა Apple-თან, რომელიც უდავო ლიდერია მობილური პროცესორების სივრცეში. სამწუხაროდ, მან ვერ გაუწია კონკურენცია ARM-ს, არავითარი მნიშვნელობა არ აქვს Apple-ს. პრობლემების მოგვარება შეიძლებოდა, მაგრამ წლიდან წლამდე SARC-ის ძალისხმევა ერთი-ორი ნაბიჯით ჩამორჩებოდა და ეს უარყოფითად აისახა გადაზიდვის პროდუქტებზე, როგორიცაა Samsung Galaxy S9-ის Exynos 9810 ვარიანტები. ახლა, Android-ის მობილური ჩიპების ყველა ძირითადი გამყიდველი გამოიყენებს ARM-ის საფონდო CPU IP-ს 2021 წლიდან და ამ სიაში შედის Qualcomm, Samsung, MediaTek და HiSilicon. ბრძოლა Apple-ში მიიღება ისეთი ბირთვებით, როგორიცაა Cortex-X1 და არა ჩვეულებრივი ARM ბირთვებით, რომლებიც შექმნილია ნულიდან.
წყარო: Samsung Exynos CPU არქიტექტურის ევოლუცია | მეშვეობით: AnandTech