무어의 법칙은 공식적으로 사라졌으며 최근 TSMC 발표를 통해 이를 직접 확인할 수 있습니다.
십이월에, 위키칩이 보고했습니다. TSMC의 3nm 공정은 SRAM 밀도와 관련하여 회사의 이전 5nm 노드에 비해 밀도가 실질적으로 향상되지 않았습니다. 출판물은 한 가지 간단한 질문을 던졌습니다. 우리는 방금 SRAM의 죽음을 목격했습니까? 적어도 Wikichip의 의견으로는 "역사적 확장은 공식적으로 사라졌습니다."
이 아이디어는 전체 기술 산업에 막대한 영향을 미치며 그 효과는 앞으로 수년 동안 PC 및 기타 장치에서 느껴질 것입니다. 하지만 이 모든 것이 무엇을 의미하는지, 신경 써야 하는지 스스로에게 물어볼 수도 있습니다. "SRAM의 종말"이 PC에 어떤 영향을 미치고 칩 설계자가 이를 어떻게 처리할지 이해하려면 노드, 무어의 법칙 및 캐시에 대해 이야기해야 합니다.
무어의 법칙은 점차 죽어가고 있었는데, 이제는 갑자기
무어의 법칙은 반도체 산업의 성공 기준이며 새로운 칩에는 2년 전의 칩보다 트랜지스터 수가 두 배 더 많아야 한다고 주장합니다. Intel, AMD 및 기타 칩 설계자는 무어의 법칙을 따르기를 원하며, 이를 따라잡지 못한다는 것은 경쟁사에게 기술적 이점을 잃게 된다는 것을 의미합니다.
프로세서는 크기가 너무 클 수 있으므로 트랜지스터 수를 늘리는 신뢰할 수 있는 유일한 방법은 프로세서를 줄이고 더 조밀하게 묶는 것입니다. 노드 또는 프로세스는 반도체 제조업체(팹 및 파운드리라고도 함)가 칩을 만드는 방법입니다. 노드는 일반적으로 트랜지스터의 크기로 정의되므로 작을수록 좋습니다. 최신 제조 공정으로 업그레이드하는 것은 항상 트랜지스터 수와 성능을 높이는 신뢰할 수 있는 방법이었으며, 수십 년 동안 업계는 모든 기대를 충족할 수 있었습니다.
불행하게도 무어의 법칙은 업계가 32nm에 도달한 2010년경부터 수년간 죽어가고 있습니다. 더 멀리 가려고 하다가 벽돌벽에 부딪혔다. TSMC에서 삼성, GlobalFoundries에 이르기까지 거의 모든 팹은 32nm보다 작은 것을 개발하는 데 어려움을 겪었습니다. 결국 새로운 기술이 개발되어 다시 한 번 진보를 가능하게 했지만 트랜지스터는 더 이상 예전처럼 작아지지 않습니다. 노드 이름은 더 이상 트랜지스터가 실제로 얼마나 작은지 반영하지 않으며, 새로운 프로세스는 더 이상 예전처럼 밀도를 향상시키지 않습니다.
업계는 2010년 32nm 수준 이상으로 발전하려고 시도하면서 장벽에 부딪혔습니다.
그렇다면 TSMC의 3nm 노드는 어떻게 되나요? 일반적인 프로세서에는 로직용 트랜지스터와 SRAM 또는 캐시용 트랜지스터라는 두 가지 주요 유형의 트랜지스터가 있습니다. 한동안 캐시보다 로직을 축소하기가 더 쉬웠지만(캐시는 이미 밀도가 매우 높음) TSMC와 같은 파운드리가 새 노드에서 전혀 축소하지 못하는 것을 본 것은 이번이 처음입니다. 어느 시점에서는 캐시 밀도가 훨씬 더 높은 3nm 변형이 예상되지만 TSMC 확실히 확장이 매우 미미한 변곡점에 도달했으며 다른 팹에서도 같은 상황이 발생할 수 있습니다. 문제.
하지만 문제는 더 많은 공간을 사용하지 않고는 캐시의 양을 늘릴 수 없다는 것만이 아닙니다. 프로세서는 너무 커질 수 있으며 캐시가 차지하는 공간은 로직이나 직접적인 성능 향상으로 이어지는 트랜지스터에 사용할 수 없는 공간입니다. 동시에 더 많은 코어와 기타 기능을 갖춘 프로세서에는 메모리 관련 병목 현상을 방지하기 위해 더 많은 캐시가 필요합니다. 새로운 노드가 나올 때마다 로직 밀도가 계속해서 증가하더라도 SRAM 스케일링 부족을 보완하기에는 충분하지 않을 수 있습니다. 이는 무어의 법칙에 대한 치명적인 타격일 수 있습니다.
업계가 SRAM 문제를 해결하는 방법
고성능 프로세서가 충족해야 하는 세 가지 목표는 크기가 제한되어 있고, 캐시가 필요하며, 새 노드가 더 이상 캐시 크기를 크게 줄이지 않는다는 것입니다. 아키텍처 개선과 더 높은 클럭 속도를 통해 성능을 높이는 것도 가능하지만, 더 많은 트랜지스터를 사용하는 것은 항상 세대별 속도 향상을 달성하는 가장 쉽고 일관된 방법이었습니다. 이러한 과제를 극복하려면 이러한 기본 원칙 중 하나가 변경되어야 합니다.
결과적으로 SRAM 문제에 대한 완벽하게 작동하는 솔루션인 칩렛이 이미 있습니다. AMD가 2019년부터 데스크탑과 서버 CPU에 사용해 온 기술입니다. 칩렛 설계는 여러 개의 실리콘(또는 다이) 조각을 사용하며 각 다이에는 하나 또는 몇 가지 기능이 있습니다. 예를 들어 일부는 코어만 가질 수도 있습니다. 이는 모든 것이 하나의 다이에 있는 모놀리식 디자인과 반대입니다.
Chiplet은 크기 문제를 해결하며 AMD가 무어의 법칙을 따라갈 수 있었던 이유에 대한 핵심 부분입니다. 기억하세요, 무어의 법칙은 밀도, 하지만 트랜지스터 수. 칩렛 기술을 통해 AMD는 총 다이 면적이 1,000mm2가 넘는 프로세서를 만들 수 있었습니다. 단 하나의 다이로 이 CPU를 제조하는 것은 아마도 불가능할 것입니다.
캐시 문제를 완화하기 위해 AMD가 한 가장 중요한 일은 캐시를 자체 다이에 배치하는 것입니다. Ryzen 7 5800X3D 내부의 V-캐시와 RX 7000 시리즈 는 캐시 칩렛이 작동하는 예입니다. 캐시가 수년 동안 축소되기 어려웠기 때문에 AMD는 벽에 글씨를 쓴 것 같습니다. 이제 캐시를 다른 모든 것에서 분할할 수 있으므로 더 큰 칩렛을 위한 더 많은 공간이 남습니다. 코어. RX 7900 XTX의 메인 다이는 약 300mm2에 불과합니다. 이는 AMD가 원할 경우 더 큰 다이를 만들 수 있는 공간이 충분하다는 것을 의미합니다.
하지만 칩렛이 유일한 방법은 아닙니다. 최근 엔비디아 CEO 무어의 법칙이 끝났다고 선언. 회사 자체는 모놀리식 설계에서 벗어날 필요 없이 더 높은 성능을 달성하기 위해 인공 지능 기술에 의존합니다. 최신 Ada 아키텍처는 DLSS 3과 같은 기능 덕분에 이론적으로 이전 세대의 Ampere보다 몇 배 더 빠릅니다. 그러나 우리는 무어의 법칙이 계속 유지되어야 하는지, 아니면 새로운 기술이 실제로 트랜지스터를 추가하지 않고도 더 많은 트랜지스터를 추가함으로써 얻을 수 있는 성능상의 이점을 반영할 수 있는지를 앞으로 몇 년 안에 알게 될 것입니다.