Sinchroninė DRAM arba SDRAM yra dabartinis DRAM standartas. Jo pagrindinis naudojimas yra sistemos RAM, nors jis taip pat naudojamas VRAM vaizdo plokštėse ir visur, kur naudojama DRAM. Jis yra toks dominuojantis savo srityje, kad „S“ paprastai atsisakoma ir jis tiesiog vadinamas DRAM. SDRAM sinchronizavimas yra labai svarbus jo veikimui ir prisidėjo prie jo pakilimo, palyginti su jo pirmtaku, asinchronine DRAM.
Darbas sinchronizuojant
Sinchroninis reiškia faktą, kad SDRAM turi vidinį laikrodį ir sistemai žinomas laikrodžio greitis. Tai nereiškia, kad jis veikia tuo pačiu laikrodžio greičiu kaip ir procesorius. Tačiau jis turi vidinį laikrodį, ir CPU tai žino. Tai leidžia optimizuoti sąveiką su RAM, kad įvesties / išvesties magistralė būtų visiškai išnaudota, o ne palikta nenaudojama, kad būtų užtikrinta, jog jokios komandos netrukdytų kitoms komandoms.
Dalis problemos yra ta, kad įrašant duomenis į DRAM. Duomenys turi būti pateikiami vienu metu kaip komanda duomenims įrašyti. Tačiau nuskaitant duomenis, jie nuskaitomi du ar tris laikrodžio ciklus po to, kai išduodama nuskaitymo komanda. Tai reiškia, kad DRAM valdikliui reikia skirti pakankamai laiko, kad nuskaitymo operacijos būtų baigtos prieš įrašant. Naudojant asinchroninę DRAM, tai atsitiko tiesiog suteikiant daugiau nei pakankamai laiko operacijai užbaigti. Tačiau ši praktika neleido įvesties / išvesties magistralės veikti. Tuo pačiu metu kontrolierius laukė pakankamai, kad įsitikintų, o tai buvo neefektyvus išteklių naudojimas.
Sinchroninė DRAM naudoja vidinį laikrodį duomenų perdavimui ir komandų vykdymui sinchronizuoti. Tai leidžia atminties valdiklio laiko operacijoms optimaliai išnaudoti I/O magistralę ir užtikrina aukštesnį našumo lygį.
Asinchroninės DRAM patobulinimai
Be laiko patobulinimų, leidžiančių pagerinti valdymą, pagrindinis SDRAM patobulinimas yra galimybė turėti kelis atminties bankus DRAM. Kiekvienas bankas savo viduje iš esmės veikia savarankiškai. Banke vienu metu gali būti atidaryta tik viena eilutė. Vis dėlto, antrą eilutę galima atidaryti kitame banke, todėl skaitymo arba rašymo operacijos gali būti konvejerinės. Ši konstrukcija neleidžia įvesties / išvesties magistralei neveikti. Tuo pačiu metu eilėje yra nauja skaitymo arba rašymo operacija, todėl padidėja efektyvumas.
Vienas iš būdų apie tai galvoti yra pridėti trečią dimensiją prie dvimačio masyvo. Vis tiek galite skaityti arba rašyti duomenis tik iš vienos vietos vienu metu. Bet jūs galite paruošti kitą eilutę kitame banke, kai su ja bendraujate.
Kitas SDRAM privalumas yra laiko duomenų įtraukimas į atminties lustą. Kai kurios šiuolaikinės RAM atminties kortelės leidžia veikti greičiau nei oficialūs DRAM standartai, nes tame mikroschemoje užkoduota jų specifinė laiko veikimo informacija. Taip pat gali būti įmanoma rankiniu būdu nepaisyti šių nustatymų, leidžiant RAM „perkrauti“. Tai yra dažnai labai nuodugni, nes galima sukonfigūruoti daug laiko verčių ir paprastai užtikrinamas minimalus našumas naudos. Padidinus RAM taip pat kyla nestabilumo rizika, tačiau kai kuriais darbo krūviais tai gali būti naudinga.
Patobulinimai laikui bėgant
Tikrasis atminties laikrodžio greitis nepadidėjo nuo SDRAM išleidimo. Pirmoji SDRAM iteracija gavo retronimą SDR. Tai yra „Single Data Rate“ trumpinys, siekiant atskirti jį nuo vėlesnės DDR arba dvigubos duomenų spartos atminties. Šie tipai, kaip ir daugelis kitų DRAM formų, yra SDRAM pavyzdžiai. DRAM lusto laikrodžio ciklas kontroliuoja laiką tarp greičiausių DRAM operacijų. Pavyzdžiui, stulpelio skaitymas iš atviros eilutės trunka vieną laikrodžio ciklą.
Svarbu pažymėti, kad yra du skirtingi SDRAM laikrodžio dažniai: vidinis laikrodis ir įvesties / išvesties magistralės laikrodis. Abi gali būti valdomos atskirai ir laikui bėgant buvo atnaujintos. Vidinis laikrodis yra pačios atminties greitis ir tiesiogiai įtakoja delsą. Įvesties / išvesties laikrodis valdo, kaip dažnai gali būti perduodami duomenys, kurie buvo nuskaityti iš SDRAM arba bus įrašyti į ją. Šis laikrodžio greitis kartu su įvesties / išvesties magistralės pločiu turi įtakos pralaidumui. Abu laikrodžiai yra susieti ir yra labai svarbūs dideliam SDRAM našumui.
Kaip greitis padidėjo
Oficialus JEDEC standartas, skirtas pirmosios kartos DDR SDRAM, turėjo atminties laikrodžius nuo 100 iki 200 MHz. DDR3 vis dar siūlo 100 MHz atminties laikrodžius, nors jis taip pat standartizavo laikrodžio greitį iki 266,6 MHz. Nepaisant to, vidiniai įvesties / išvesties laikrodžio greičio pokyčiai ir duomenų kiekis, įtrauktas į skaitymo operaciją, reiškė, kad net esant 100 MHz atminties laikrodžiui, pralaidumas per laiko vienetą buvo keturis kartus didesnis.
DDR4 pakeitė atnaujinimo modelį ir padvigubino atminties laikrodį nuo 200 iki 400 MHz, taip vėl padvigubindamas turimą pralaidumą ir sumažindamas delsą. DDR5 standartas taip pat prasideda nuo 200 MHz atminties laikrodžio. Vis dėlto jis pasiekia iki 450MHz, grįždamas prie dvigubai perduodamų duomenų kiekio per ciklą, kad padvigubėtų pralaidumas.
Išvada
Sinchroninė DRAM yra pagrindinis šiandien naudojamas DRAM tipas. Tai yra sistemos RAM ir VRAM pagrindas grafikos programose. Sinchronizavus DRAM veiksmus su laikrodžiais, galima sužinoti tikrąjį DRAM našumą, leidžiantį efektyviai surikiuoti operacijas į eilę vykdyti. Tai daug efektyviau nei palikti daugiau nei pakankamai laiko, nes nėra tiesioginės priemonės ar būdo žinoti, kada konkreti komanda buvo įvykdyta.
Laikrodžiai, valdantys SDRAM, yra labai svarbūs norint užtikrinti aukštą našumą. Jie kontroliuoja, kaip dažnai galima vykdyti komandas ir kaip greitai galima nuskaityti duomenis iš DRAM arba įrašyti į jį. Žinant šiuos laikus, juos galima optimizuoti, kad būtų pasiektas didžiausias našumas.