De wet van Moore is officieel dood, en dat kunnen we uit de eerste hand zien met een recente TSMC-aankondiging:
In december, Dat meldt Wikichip dat het 3 nm-proces van TSMC vrijwel geen verbetering in dichtheid vertoonde ten opzichte van het vorige 5 nm-knooppunt van het bedrijf met betrekking tot SRAM-dichtheid. De publicatie stelde één simpele vraag: waren we zojuist getuige geweest van de dood van SRAM? Volgens Wikichip is de historische schaalvergroting officieel dood.
Dit idee heeft enorme gevolgen voor de hele technologie-industrie, en de gevolgen zullen nog jaren voelbaar zijn op pc's en andere apparaten. Maar misschien vraagt u zich af wat dit allemaal betekent en of het u iets kan schelen. Om te begrijpen hoe de ‘dood van SRAM’ pc’s zal beïnvloeden en hoe chipontwerpers ermee zullen omgaan, moeten we het hebben over knooppunten, de wet van Moore en cache.
De wet van Moore was geleidelijk aan het verdwijnen, en nu plotseling
De wet van Moore is de maatstaf voor succes van de halfgeleiderindustrie en stelt dat nieuwere chips twee keer zoveel transistors moeten hebben als chips van twee jaar geleden. Intel, AMD en andere chipontwerpers willen ervoor zorgen dat ze gelijke tred houden met de wet van Moore, en als ze dat niet bij kunnen houden, betekent dit dat ze het technologische voordeel aan de concurrentie verliezen.
Omdat processors maar zo groot kunnen zijn, is de enige betrouwbare manier om het aantal transistors te vergroten, ze te verkleinen en dichter bij elkaar te plaatsen. Een knooppunt of proces is hoe een fabrikant van halfgeleiders (ook wel fabrieken en gieterijen genoemd) een chip maakt; een knooppunt wordt meestal gedefinieerd door de grootte van een transistor, dus hoe kleiner hoe beter. Upgraden naar het nieuwste productieproces was altijd een betrouwbare manier om het aantal transistoren en de prestaties te verhogen, en decennia lang heeft de industrie aan alle verwachtingen kunnen voldoen.
Helaas is de wet van Moore al jaren aan het sterven, sinds rond 2010 de industrie de grens van 32 nm bereikte. Toen het verder probeerde te gaan, stuitte het op een bakstenen muur. Bijna elke fabrikant, van TSMC tot Samsung en GlobalFoundries, had moeite om iets kleiner dan 32 nm te ontwikkelen. Uiteindelijk werden er nieuwe technologieën ontwikkeld die vooruitgang weer mogelijk maakten, maar transistoren worden niet meer zo kleiner als vroeger. De naam van een knooppunt weerspiegelt niet langer hoe klein de transistor eigenlijk is, en nieuwe processen brengen niet langer de dichtheidswinst met zich mee die ze vroeger hadden.
De industrie liep tegen een muur aan toen ze in 2010 verder probeerde te gaan dan de 32nm-grens.
Dus wat is er aan de hand met het 3nm-knooppunt van TSMC? Welnu, er zijn twee hoofdtypen transistors in een typische processor: die voor logica en die voor SRAM of cache. Logica is al een tijdje gemakkelijker te verkleinen dan cache (de cache is al erg compact), maar dit is de eerste keer dat we zien dat een gieterij als TSMC er helemaal niet in slaagt om deze te verkleinen in een nieuw knooppunt. Er wordt op een gegeven moment een variant van 3nm met aanzienlijk hogere cachedichtheid verwacht, maar TSMC zeker een keerpunt bereiken waar de schaalvergroting zeer klein is, en andere fabs kunnen hetzelfde tegenkomen probleem.
Maar het probleem gaat niet alleen over het niet kunnen vergroten van de hoeveelheid cache zonder meer ruimte in beslag te nemen. Processoren kunnen slechts zo groot zijn, en elke ruimte die door cache wordt ingenomen, is ruimte die niet kan worden gebruikt voor logica, of voor transistors die tot directe prestatieverbeteringen leiden. Tegelijkertijd hebben processors met meer cores en andere functies meer cache nodig om geheugengerelateerde knelpunten te voorkomen. Hoewel de dichtheid van de logica met elk nieuw knooppunt blijft toenemen, is dit mogelijk niet voldoende om het gebrek aan SRAM-schaling te compenseren. Dit zou wel eens de dodelijke slag kunnen zijn voor de wet van Moore.
Hoe de industrie het SRAM-probleem kan oplossen
Er zijn drie doelen waar krachtige processors aan moeten voldoen: de grootte is beperkt, er is cache vereist en nieuwe knooppunten zullen de omvang van de cache niet langer veel of helemaal niet verkleinen. Hoewel het mogelijk is om de prestaties te verbeteren via architectonische verbeteringen en hogere kloksnelheden, voegt het toe meer transistors is altijd de gemakkelijkste en meest consistente manier geweest om een generatiesnelheidsboost te bereiken. Om deze uitdaging het hoofd te bieden, moet een van deze fundamentele zaken veranderen.
Het blijkt dat er al een perfect werkende oplossing is voor het SRAM-probleem: chiplets. Het is de technologie die AMD sinds 2019 gebruikt voor zijn desktop- en server-CPU's. Een chipletontwerp maakt gebruik van meerdere stukjes silicium (of matrijzen), en elke chip heeft één of slechts enkele functies; sommige hebben bijvoorbeeld gewoon kernen. Dit is in tegenstelling tot een monolithisch ontwerp waarbij alles in één matrijs zit.
Chiplets omzeilen het probleem met de grootte, en ze spelen een sleutelrol in de reden waarom AMD de wet van Moore heeft kunnen bijhouden. Onthoud: de wet van Moore gaat niet over dikte, Maar aantal transistors. Met chiplettechnologie is AMD erin geslaagd processors te creëren met een totaal chipoppervlak van meer dan 1.000 mm2; Het is waarschijnlijk onmogelijk om deze CPU in slechts één chip te vervaardigen.
Het allerbelangrijkste dat AMD heeft gedaan om het cacheprobleem op te lossen, is door de cache op een eigen chip te plaatsen. De V-Cache in de Ryzen 7 5800X3D en de geheugenchiplets in de RX 7000-serie zijn een voorbeeld van cache-chiplets in actie. Het is waarschijnlijk dat AMD het teken aan de wand zag, aangezien de cache al jaren moeilijk te verkleinen is nu de cache van al het andere kan worden gepartitioneerd, blijft er meer ruimte over voor grotere chiplets met meer kernen. De hoofdmatrijs van de RX 7900 XTX is slechts ongeveer 300 mm2, wat betekent dat er voldoende ruimte is voor AMD om een grotere matrijs te maken als hij dat wil.
Chiplets zijn echter niet de enige manier. Onlangs CEO van Nvidia riep de dood van de wet van Moore uit. Het bedrijf zelf vertrouwt op zijn kunstmatige intelligentietechnologie om betere prestaties te bereiken zonder af te stappen van een monolithisch ontwerp. De nieuwste Ada-architectuur is theoretisch vele malen sneller dan de Ampere van de vorige generatie, dankzij functies als DLSS 3. We zullen de komende jaren echter zien of de wet van Moore in stand moet worden gehouden of dat nieuwe technologieën de prestatievoordelen van het toevoegen van meer transistors kunnen weerspiegelen zonder er daadwerkelijk een te hoeven toevoegen.