De pijplijn-burst-cache is een secundaire cache, ook bekend als de L2-cache die het mogelijk maakt voor gegevens veel sneller worden overgedragen door gegevens die uit het geheugen worden opgehaald over drie volledige klokken te verspreiden cycli. Het is een essentieel onderdeel van microprocessors die een superscalaire architectuur gebruiken, maar het vereist wel een specifiek, overeenkomend en synchroon type RAM, SDRAM genaamd, om te kunnen functioneren.
Technipages verklaart Pipeline Burst Cache
Dit type RAM is er een waarvan de chips kunnen synchroniseren met de klok van de microprocessor en dus gemakkelijk zijn klokcycli kunnen meten en volgen. Door te spreiden over drie van dergelijke cycli, is er aanvankelijk een kleine vertraging, maar als dat eenmaal is gebeurd, kan de cache verzoeken in een wachtrij plaatsen en alle volgende ophaalverzoeken duren dan slechts één cyclus, wat betekent dat alles over het algemeen veel sneller gaat dan zonder de L2 cachegeheugen.
Pipeline-burstcaches ondersteunen ook burst-modusoverdrachten - door gebruik te maken van de SDRAM-chips kan de pijplijn: lever ook een groep of regel cache-inhoud in één keer wanneer de processor om het eerste item in die regel vraagt of groep. Dit betekent dat al het andere in wezen voorgeladen is en veel sneller beschikbaar is dan wanneer elk item handmatig en specifiek moet worden aangevraagd. In feite vermindert de introductie en het gebruik van pijplijn-burst-caches de wachttijd van de processor en vergroot het de cachegeheugenbewerkingen.
De L2-cache werkt over het algemeen in een van de twee modi: de bovengenoemde burst-modus en de standaard pipelining-modus. Informatie kan alleen vooraf worden opgehaald in burst made, terwijl in de pipelining-modus de cache de inhoud ervan beschikbaar stelt aan zowel de cache als het RAM.
Veelvoorkomend gebruik van Pipeline Burst Cache
- Pipeline burst-caches zijn ontworpen om de wachttijd van de processor te verminderen.
- Binnen een superscalaire setup werken pipeline burst caches alleen in combinatie met SDRAM.
- CPU-architectuur met een pijplijn-burst-cache kan het ophalen van gegevens door het systeem aanzienlijk versnellen.
Veelvoorkomend misbruik van Pipeline Burst Cache
- De pijplijn-burst-cache in een processor is een back-up voor het pijplijnsysteem die wordt geactiveerd wanneer er iets misgaat en gegevens vrijkomen.