RISC-V to darmowy standard architektury zestawu instrukcji (ISA) o otwartym kodzie źródłowym dla systemów SoC (Systems-on-a-Chip).
Procesor jest jednym z najważniejszych elementów naszych komputerów, odpowiedzialnym za wykonywanie podstawowych obliczeń, porównań logicznych i przenoszenie danych. Te proste zadania stanowią podstawę każdej bardziej złożonej operacji i umożliwiają uruchomienie naszych systemów i programów.
Sposób wykonywania tych operacji nie jest przypadkowy: architektura zestawu instrukcji (ISA) definiuje, czym one są i co mają robić procesory komputerowe.
ISA definiuje obsługiwane instrukcje i funkcje, ale nie określa, w jaki sposób te instrukcje są konkretnie wykonywane. Pomyśl o tym jak o przepisie kulinarnym — powiedzmy, że dotyczy to bajgli: chociaż przepis jest ten sam, każdy szef kuchni wykona go inaczej, na przykład inaczej układając nasiona sezamu. Szefem kuchni gotującym na podstawie przepisu jest w naszym przykładzie procesor komputera wykonujący polecenia zgodnie z określonym ISA. Jednak w teorii rezultat zawsze będzie taki sam: smaczny bajgiel.
Inny zestaw instrukcji może nie definiować bezpośrednio wrzenia wody, ale pozwala zamiast tego wykonywać określone operacje na obiektach: podgrzewać, mierzyć i porównywać. Szef kuchni musiałby teraz podgrzać wodę i porównać zmierzoną temperaturę ze znaną temperaturą wrzenia. Istnieją dwa główne typy architektury procesorów: przetwarzanie ze złożonym zestawem instrukcji (CISC) i przetwarzanie ze zredukowanym zestawem instrukcji (RISC).
Mówiąc najprościej, celem CISC jest ułatwienie pracy programistom (oferowanie instrukcji zagotowania wody, innej instrukcji podgrzewania oleju itp.) kosztem większych kosztów procesorów, podczas gdy RISC stara się mieć prostszy zestaw instrukcji, co wymaga od programistów większego wysiłku, ale skutkuje mniejszymi procesorami i mniejszą mocą konsumpcja. Ponieważ obie architektury mają różne możliwości, program działający na jednej z nich zwykle musi zostać przepisany, aby działał na drugiej. Jedna z najpopularniejszych obecnie architektur smartfonów należy do rodziny RISC: ARM, co oznacza Acorn RISC Machine.
Warto zauważyć, że dotyczy to głównie kompilatorów programowania/portowania. Do innych celów, takich jak tworzenie programu użytkownika, zwykle używa się języka wysokiego poziomu, który jest w pewnym stopniu porównywalny z CISC na poziomie oprogramowania. Kolejną ważną uwagą jest to, że to porównanie ma na celu zapewnienie prostego, ale intuicyjnego zrozumienia tych pojęć. Dokładne, dogłębne wyjaśnienie byłoby znacznie dłuższe i bardziej techniczne.
To w końcu prowadzi nas do RISC-V (wymawiane „ryzyko piąte”), które jest darmowym i otwartym oprogramowaniem ISA dla układów SoC (Systems-on-a-Chip, który zasadniczo pakuje procesor i inne komponenty niezbędne do uruchomienia systemu razem). Większość innych umów ISA, takich jak te oferowane przez firmę Intel, IBM lub ARM, jest zastrzeżona i nie mogą być używane przez inne osoby bez licencji (negocjowanie tego może zająć nawet kilka lat). Z drugiej strony RISC-V może być używany, wdrażany i produkowany przez każdego, bezpłatnie, pod warunkiem uznania autorów RISC-V.
Umożliwia to niezależnym badaczom i programistom wdrażanie własnych procesorów lub modyfikowanie implementacji RISC-V typu open source, coś, co nie jest możliwe na przykład w przypadku licencji ARM (wymagana jest do tego osobna licencja, którą posiada około 15 dużych firm Posiadać). Jednocześnie ISA może być również rozszerzany i modyfikowany przez firmy bez udostępniania kodu źródłowego, w sposób porównywalny do Androida. Brak opłat licencyjnych oznacza także tańsze procesory, choć w praktyce nie obniży to znacząco cen smartfonów, nawet jeśli W dłuższej perspektywie RISC-V staje się szeroko stosowany: opłaty licencyjne od SoC po prostu nie stanowią ogromnej części kosztu smartfona (Qualcomm trwa 2.5—5% ceny sprzedaży jako tantiemy, na przykład).
RISC-V nie jest pierwszym darmowym ISA, istnieją też inne. Najpopularniejszym i najbardziej aktywnie rozwijanym z pozostałych jest OpenRISC, który rozpoczął się w 2000 roku i jest wydawany na licencji GNU GPL. Ignorowanie inne różnice, liberalna licencja RISC-V zwiększa prawdopodobieństwo jego przyjęcia przez większe firmy i robi różnicę. Na przykład Google, Hewlett-Packard Enterprise (HPE) i Oracle to trzy większe firmy, które mają ostatnio dołączył grupę roboczą ds. standardu RISC-V, skutecznie wykazując swoje zainteresowanie RISC-V jako otwartym standardem. Dopóki wszystkie wdrożenia będą zgodne ze specyfikacjami („zgodne z RISC-V”), klienci nadal będą mogli korzystać z jednego ekosystemu lub inny (np. GNU/Linux) w teorii, podczas gdy firmy miałyby do tego motywację, aby uniknąć konieczności pisania lub przenoszenia swoich systemów z zadrapanie. Jednocześnie zyskujący na popularności RISC-V oznacza, że mniejsze firmy mogą faktycznie wspierać społeczność open source, mając jednocześnie elastyczny system (jedną z takich firm zainteresowanych RISC-V jest niskiRISC).
Czas pokaże, czy RISC-V może przynieść rzeczywiste ulepszenia klientom, którzy mogą być zainteresowani posiadaniem systemów otwartych lub uruchamianiem dowolnego obsługiwanego systemu operacyjnego na zgodne SoC. Jednocześnie istnieją inne potencjalne obawy niż przyczepność RISC-V: choć liberalna licencja wiąże się z pewnymi korzyściami, mogłaby również umożliwić gigantom Użyj Strategia Obejmij, Rozszerz i Wygaś (który jest zapewne tak jeśli chodzi o Android/AOSP i usługi Google, a nawet Androida Wear) – choć można by argumentować, że byłoby to nadal lepsze niż obecna sytuacja. Można nawet dokonać porównania między tym a dzisiejszą sceną Androida, przy czym próbują tego różni producenci OEM aby różnicować swoje skórki, aby zyskać więcej użytkowników, i niestandardowe społeczności ROM walczące o władzę użytkownicy.
Odwiedzić Strona internetowa RISC-V jeśli chcesz dowiedzieć się więcej o historii i celach projektu, a nawet spróbuj samodzielnie wdrożyć implementację RISC-V.