O que é DRAM assíncrona?

DRAM é uma forma de memória de computador que é usada como RAM do sistema. Todos os dispositivos de computação modernos usam um tipo ou outro de DRAM síncrona como RAM do sistema. A geração atual é DDR4, embora DDR5 tenha acabado de chegar ao mercado.

Antes da RAM DDR, porém, havia a RAM SDR. Tecnicamente, SDR RAM é um retroônimo, como foi inicialmente referido como SDRAM, abreviação de Synchronous Dynamic Random Access Memory. Isso o diferenciava das formas anteriores de DRAM, que eram assíncronas.

Ao contrário da DRAM síncrona, o clock da memória não é sincronizado com o clock da CPU para DRAM assíncrona. Isso significa que a CPU não tem conhecimento da velocidade na qual a RAM opera. A CPU emite instruções e fornece dados para serem gravados na RAM tão rápido quanto o comando e E/S barramentos permitem, com a expectativa de que o controlador de memória irá lidar com isso em um momento apropriado. Rapidez. Isso também significa que a CPU solicita dados sem saber quanto tempo terá que esperar pela resposta.

Isso significava que a CPU precisava enviar comandos com menos frequência do que a especificação permitida. Se um segundo comando fosse enviado muito rapidamente, sua operação poderia impactar o primeiro. Esse tipo de situação teria levado à corrupção de dados e a respostas sem sentido. O sistema funcionou e foi o padrão para DRAM desde o seu início na década de 1960 até que a DRAM síncrona mostrou sua superioridade e se tornou a forma dominante de DRAM.

História da DRAM assíncrona

A primeira iteração de DRAM assíncrona teve uma ineficiência nela. Toda DRAM interage fornecendo uma linha e uma coluna de células de memória. Depois de fornecer essas informações, você pode gravar dados nessas células ou ler dados delas, dependendo dos comandos fornecidos. Para interagir com qualquer célula de memória, a linha precisa ser fornecida primeiro, na parte mais lenta do processo de leitura ou gravação. Somente depois que a linha for aberta, uma coluna poderá ser selecionada para interação com células de memória específicas.

A primeira iteração da DRAM assíncrona exigia que o endereço da linha fosse fornecido para cada interação. É importante ressaltar que isso significava que o lento processo de abertura da linha tinha que acontecer todas as vezes. Mesmo que a interação fosse com a mesma linha. A segunda iteração, chamada RAM do modo de página, permitiu que uma linha fosse mantida aberta e várias operações de leitura ou gravação executadas em qualquer uma das colunas dessa linha.

A DRAM do modo de página foi posteriormente aprimorada com a DRAM do modo de página rápida. A DRAM do modo de página só permitia que um endereço de coluna real fosse especificado após a abertura de uma linha. Um comando separado foi emitido que dava instruções para selecionar uma coluna. O modo de página rápida permitiu que o endereço da coluna fosse fornecido antes da instrução para selecionar uma coluna, proporcionando uma pequena redução de latência.

DRAM EDO

EDO DRAM ou Extended Data Out DRAM adicionou a capacidade de selecionar uma nova coluna. Ao mesmo tempo, os dados ainda estão sendo lidos da coluna especificada anteriormente. Isso permitiu que os comandos fossem canalizados e forneceu um aumento de desempenho de até 30%.

Burst EDO RAM foi o último padrão DRAM assíncrono. Ao chegar ao mercado, a DRAM síncrona já estava avançando para se tornar a forma dominante de DRAM. Ele permitia que uma rajada de endereços de coluna fosse especificada em um único ciclo de clock selecionando um endereço e, em seguida, determinando a leitura de até as três colunas seguintes na linha para diminuir latência.

Conclusão

A DRAM assíncrona era uma forma inicial de DRAM que não sincronizava o clock da DRAM com o clock da CPU. Isso funcionou bem o suficiente enquanto as frequências da CPU eram baixas. Mas à medida que aumentavam, começou a mostrar sua fraqueza. A RAM síncrona acabou se tornando o player dominante no mercado de DRAM. Sua maior eficiência e desempenho escalável continuam a melhorar. Atualmente, praticamente nenhuma DRAM assíncrona é feita ativamente, pois nada realmente a usa. Dificilmente voltará a acontecer.