RISC-V este un standard ISA (Instruction Set Architecture) gratuit și open source pentru Systems-on-a-Chip (SoCs).
CPU este una dintre cele mai importante componente ale computerelor noastre, responsabilă de efectuarea calculelor de bază, comparații logice și mutarea datelor. Aceste sarcini simple sunt elementele de bază ale oricărei operațiuni mai complexe și fac posibilă rularea sistemelor și programelor noastre.
Modul în care sunt efectuate aceste operațiuni nu este întâmplător: o arhitectură de set de instrucțiuni (ISA) definește ce sunt ele și ce ar trebui să facă procesoarele computerelor.
Un ISA definește instrucțiunile și caracteristicile acceptate, dar nu și modul în care aceste instrucțiuni sunt realizate în mod specific. Gândiți-vă la asta ca la o rețetă de gătit - să spunem că este pentru covrigi: în timp ce rețeta este aceeași, fiecare bucătar o va realiza diferit, aranjand semințele de susan diferit, de exemplu. Bucătarul care gătește pe baza rețetei este, în exemplul nostru, procesorul computerului care efectuează instrucțiuni conform ISA definit. Totuși, rezultatul va fi întotdeauna același în teorie: un covrigi gustos.
Este posibil ca un set de instrucțiuni diferit să nu definească apa fierbinte în mod direct, dar vă permite să faceți anumite operații asupra obiectelor: încălziți, măsurați și comparați. Un bucătar ar trebui acum să încălzească apa și să compare temperatura ei măsurată cu temperatura de fierbere cunoscută. Există două tipuri principale de arhitectură pentru procesoare: Complex Instruction Set Computing (CISC) și Reduced Instruction Set Computing (RISC).
Mai simplu spus, obiectivul CISC este de a face lucrurile mai ușoare pentru programatori (oferind o instrucțiune pentru a fierbe apa, alta pentru a încălzi uleiul etc.) cu prețul unei mai mari. procesoare, în timp ce RISC încearcă să aibă un set mai simplu de instrucțiuni, necesitând ceva mai mult efort din partea programatorilor, dar rezultând procesoare mai mici și mai puțină putere consum. Deoarece cele două arhitecturi au capacități diferite, un program care rulează pe una trebuie de obicei rescris pentru a rula pe cealaltă. Una dintre cele mai populare arhitecturi de astăzi pe smartphone-uri face parte din familia RISC: ARM, care înseamnă Acorn RISC Machine.
Este demn de remarcat faptul că acest lucru se aplică mai ales compilatoarelor de programare/portare. Pentru alte scopuri, cum ar fi realizarea unui program de utilizator, ați folosi în mod normal un limbaj de nivel înalt care este oarecum comparabil cu CISC la nivel de software. O altă notă importantă este că această comparație are scopul de a vă oferi o înțelegere simplă, dar intuitivă a acestor concepte. O explicație precisă și aprofundată ar fi mult mai lungă și mai tehnică.
Acest lucru ne aduce în sfârșit la RISC-V (pronunțat „risc cinci”), care este un ISA gratuit și open source pentru SoC (Systems-on-a-Chip, care practic împachetează procesorul și alte componente necesare pentru a rula un sistem împreună). Majoritatea celorlalte ISA, cum ar fi cele de la Intel, IBM sau ARM sunt proprietare și nu pot fi folosite de alții fără licențe (ceea ce poate dura până la câțiva ani pentru a negocia). Pe de altă parte, RISC-V poate fi folosit, implementat și produs de oricine, gratuit, singura condiție reală fiind recunoașterea autorilor RISC-V.
Acest lucru permite cercetătorilor și dezvoltatorilor independenți să-și implementeze propriile procesoare sau să modifice implementările open source RISC-V, ceva ce nu este posibil cu o licență ARM, de exemplu (este necesară o licență separată pentru asta, care aproximativ 15 companii mari avea). În același timp, ISA poate fi extins și modificat de companii fără a elibera codul sursă, într-un mod comparabil cu Android. Absența taxelor de licență înseamnă, de asemenea, procesoare mai ieftine, deși acest lucru nu va scădea prea mult prețurile smartphone-urilor în practică, chiar dacă RISC-V devine utilizat pe scară largă pe termen lung: redevența pe SoC pur și simplu nu reprezintă o parte uriașă din costul unui smartphone (Qualcomm ia 2.5—5% a prețului de vânzare ca redevențe, de exemplu).
RISC-V nu este primul ISA gratuit, deoarece există și altele. Cel mai popular și cel mai activ dezvoltat dintre ceilalți este OpenRISC, care a început în 2000 și este lansat sub GNU GPL. Ignorând alte diferente, licența permisivă a RISC-V face mai plauzibil să fie adoptat de companii mai mari și face o diferență. De exemplu, Google, Hewlett-Packard Enterprise (HPE) și Oracle sunt trei companii mai mari care au aderat recent grupul de lucru standard RISC-V, arătându-și în mod eficient interesul pentru RISC-V ca standard deschis. Atâta timp cât toate implementările respectă specificațiile („compatibil RISC-V”), clienții ar putea în continuare să folosească un ecosistem sau altul (de exemplu, GNU/Linux) în teorie, în timp ce companiile ar avea un stimulent să facă acest lucru pentru a evita să fie nevoite să scrie sau să-și porteze sistemele din zgârietură. În același timp, că RISC-V câștigă acțiune înseamnă că companiile mai mici pot susține de fapt comunitatea open source, având în același timp un sistem flexibil (o astfel de companie interesată de RISC-V este lowRISC).
Rămâne de văzut dacă RISC-V poate aduce îmbunătățiri reale sau nu pentru clienții care ar putea fi interesați să aibă sisteme deschise sau să ruleze orice sistem de operare acceptat pe SoC-uri conforme. În același timp, există și alte preocupări potențiale decât tracțiunea RISC-V: deși licența permisivă vine cu anumite beneficii, ar putea, de asemenea, să permită giganților să folosește Strategia de îmbrățișare, extindere și stingere (care este probabil că este cazul când vine vorba de Android/AOSP și serviciile Google, sau chiar Android Wear) -- deși s-ar putea argumenta că ar fi totuși mai bine decât situația actuală. S-ar putea chiar să se facă o comparație între asta și scena Android astăzi, cu diverși OEM care încearcă pentru a-și diferenția skin-urile pentru a câștiga mai mulți utilizatori și comunități ROM personalizate care persistă pentru putere utilizatorii.
Viziteaza Pagina web RISC-V dacă doriți să aflați mai multe despre istoria și obiectivele proiectului sau chiar încercați singur o implementare RISC-V.