Синхрони ДРАМ или СДРАМ је тренутни стандард за ДРАМ. Његова примарна употреба је за системску РАМ меморију, мада се такође користи у ВРАМ-у на графичким картицама и где год се користи ДРАМ. Толико је доминантан у свом пољу да се „С“ обично испушта, и једноставно се назива ДРАМ. Синхронизација СДРАМ-а је кључна за његове перформансе и била је кључна у његовом успону у односу на претходника, асинхрони ДРАМ.
Рад у синхронизацији
Синхрони се односи на чињеницу да СДРАМ има интерни сат и да је брзина такта позната систему. То не значи да ради на истој брзини као и ЦПУ. Али има интерни сат и ЦПУ то зна. Ово омогућава оптимизацију интеракције са РАМ меморијом тако да се И/О магистрала у потпуности искористи, а не да остане неактивна како би се осигурало да ниједна команда не омета друге команде.
Део проблема је у томе што приликом писања података у ДРАМ. Подаци се морају доставити истовремено као команда за писање података. Међутим, приликом читања података, подаци се читају уназад два или три циклуса сата након издавања команде за читање. То значи да ДРАМ контролер треба да остави довољно времена да се операције читања доврше пре него што се деси операција писања. Са асинхроним ДРАМ-ом, ово се десило једноставно остављајући више него довољно времена да се операција заврши. Ова пракса је, међутим, оставила И/О магистралу неактивном. Истовремено, контролор је чекао довољно да буде сигуран, што је било неефикасно коришћење ресурса.
Синхрони ДРАМ користи интерни сат за синхронизацију преноса података и извршавања команди. Ово омогућава временским операцијама меморијског контролера да оптимално искористе И/О магистралу и обезбеђују виши ниво перформанси.
Побољшања у односу на асинхрони ДРАМ
Осим побољшања времена које омогућава побољшану контролу, главно побољшање СДРАМ-а је могућност да има више банака меморије унутар ДРАМ-а. Свака банка у суштини интерно послује независно. У оквиру банке, само један ред може бити отворен одједном. Ипак, други ред се може отворити у другој банци, што омогућава да се операције читања или писања конструишу. Овај дизајн спречава да И/О магистрала не ради. У исто време, нова операција читања или писања се ставља у ред чекања, повећавајући ефикасност.
Један од начина да размислите о овоме је додавање треће димензије дводимензионалном низу. И даље можете читати или писати податке само са једног места у исто време. Али можете припремити још један ред у другој банци док се са једним врши интеракција.
Још једна предност СДРАМ-а долази од укључивања података о времену на чипу у меморији. Неки модерни РАМ стицкови омогућавају перформансе брже од званичних ДРАМ стандарда тако што кодирају своје специфичне информације о перформансама времена на том чипу. Такође је могуће ручно заменити ова подешавања, омогућавајући РАМ-у да буде „оверклокована“. Ово је често веома дубински, јер се може конфигурисати много вредности времена и има тенденцију да обезбеди минималне перформансе корист. Оверцлоцкинг РАМ такође представља ризик од нестабилности, али може понудити предности у неким радним оптерећењима.
Побољшања током времена
Стварна брзина меморијског сата није се много повећала од издавања СДРАМ-а. Прва итерација СДРАМ-а добила је ретроним СДР. Ово је скраћеница за Сингле Дата Рате да би се разликовала од касније ДДР или Доубле Дата Рате меморије. Ови типови, као и многи други облици ДРАМ-а, сви су примери СДРАМ-а. Циклус такта ДРАМ чипа контролише време између најбржих операција ДРАМ-а. На пример, читање колоне из отвореног реда траје један циклус такта.
Важно је напоменути да постоје две различите брзине такта за СДРАМ, интерни сат и сат И/О магистрале. Оба се могу контролисати независно и временом су унапређивана. Интерни сат је брзина саме меморије и директно утиче на кашњење. И/О сат контролише колико често подаци који су читани из – или ће бити уписани у – СДРАМ могу да се преносе. Ова брзина такта, у комбинацији са ширином И/О магистрале, утиче на пропусни опсег. Оба сата су повезана и критична су за високе перформансе СДРАМ-а.
Како су се брзине повећале
Званични ЈЕДЕЦ стандард за прву генерацију ДДР СДРАМ меморије имао је такт меморије између 100 и 200МХз. ДДР3 је и даље нудио 100МХз меморијски тактови, иако је такође стандардизовао брзину такта до 266,6МХз. Упркос томе, интерне промене брзине И/О такта и количина података укључених у операцију читања значила је да је чак и на меморијском такту од 100МХз, пропусни опсег за јединицу времена био учетворостручен.
ДДР4 је променио образац надоградње и удвостручио такт меморије са опсегом између 200 и 400МХз, поново постижући удвостручење доступног пропусног опсега уз смањење кашњења. ДДР5 стандард такође почиње са меморијским тактом од 200МХз. Ипак, достиже до 450МХз, враћајући се назад на удвостручење количине података пренетих по циклусу да би се удвостручио пропусни опсег.
Закључак
Синхрони ДРАМ је примарни тип ДРАМ-а који се данас користи. То је основа за системску РАМ и ВРАМ у графичким апликацијама. Синхронизовањем акција ДРАМ-а са часовницима, стварне перформансе ДРАМ-а се могу знати, омогућавајући да се операције ефикасно ставе у ред за извршење. Ово је много ефикасније од остављања више него довољно времена јер не постоји директна мера или начин да се зна када је одређена команда завршена.
Сатови који контролишу СДРАМ су кључни за његове високе перформансе. Они контролишу колико често се команде могу изводити и колико брзо се подаци могу читати или уписивати у ДРАМ. Познавањем ових тајминга, они се могу оптимизовати за врхунске перформансе.