ในอดีตซีพียูมีประสิทธิภาพเพิ่มขึ้นอย่างรวดเร็วตามกฎของมัวร์ กฎของมัวร์เป็นการสังเกตว่าจำนวนทรานซิสเตอร์ในโปรเซสเซอร์ และด้วยเหตุนี้กำลังการประมวลผลของโปรเซสเซอร์จึงเพิ่มขึ้นเป็นสองเท่าทุกๆ สองปี
กฎของมัวร์มีขึ้นค่อนข้างสม่ำเสมอมาเป็นเวลาหลายทศวรรษนับตั้งแต่มีการวางตำแหน่งครั้งแรกในปี 2508 สาเหตุหลักมาจากผู้ผลิตโปรเซสเซอร์ที่ทำความก้าวหน้าอย่างต่อเนื่องในด้านขนาดเล็กที่พวกเขาสามารถสร้างทรานซิสเตอร์ได้ การย่อขนาดทรานซิสเตอร์ของโปรเซสเซอร์จะช่วยเพิ่มประสิทธิภาพเนื่องจากทรานซิสเตอร์จำนวนมากขึ้นสามารถใส่ลงในพื้นที่ที่เล็กลงได้ และเนื่องจากส่วนประกอบที่มีขนาดเล็กกว่าจะประหยัดพลังงานมากกว่า
กฎของมัวร์ตายแล้ว
แม้ว่าตามความเป็นจริง กฎของมัวร์จะไม่มีวันคงอยู่ตลอดไป เพราะมันยากขึ้นเรื่อยๆ ในการย่อส่วนประกอบให้มีขนาดเล็กลง ตั้งแต่ปี 2010 ที่ขนาด 14 และ 10 นาโนเมตร – นั่นคือ 10 พันล้านของเมตร – ผู้ผลิตโปรเซสเซอร์ได้เริ่มวิ่งเข้าหาขอบของสิ่งที่เป็นไปได้ทางกายภาพ ผู้ผลิตโปรเซสเซอร์ได้พยายามอย่างมากที่จะลดขนาดกระบวนการให้ต่ำกว่า 10 นาโนเมตร แม้ว่าในปี 2020 จะมีชิปขนาด 7 นาโนเมตรจำนวนหนึ่งวางจำหน่ายและชิป 5 นาโนเมตรอยู่ในขั้นตอนการออกแบบก็ตาม
เพื่อต่อสู้กับการขาดการหดตัวของกระบวนการ ผู้ผลิตโปรเซสเซอร์ต้องใช้วิธีการอื่นเพื่อเพิ่มประสิทธิภาพโปรเซสเซอร์ต่อไป หนึ่งในวิธีการเหล่านี้คือการสร้างโปรเซสเซอร์ที่ใหญ่ขึ้น
ผลผลิต
ปัญหาหนึ่งในการสร้างโปรเซสเซอร์ที่ซับซ้อนอย่างเหลือเชื่อเช่นนี้คือผลลัพธ์ของกระบวนการไม่ได้ 100% โปรเซสเซอร์บางตัวที่ผลิตขึ้นมีข้อบกพร่องเมื่อสร้างขึ้นและจำเป็นต้องทิ้ง เมื่อสร้างโปรเซสเซอร์ที่ใหญ่ขึ้น พื้นที่ที่ใหญ่ขึ้นหมายความว่ามีโอกาสสูงที่ชิปแต่ละตัวจะมีข้อบกพร่องที่ต้องทิ้งไป
โปรเซสเซอร์ผลิตขึ้นเป็นชุด โดยมีโปรเซสเซอร์หลายตัวบนแผ่นเวเฟอร์ซิลิคอนแผ่นเดียว ตัวอย่างเช่น หากเวเฟอร์เหล่านี้มีข้อผิดพลาด 20 ข้อโดยเฉลี่ย จะต้องทิ้งโปรเซสเซอร์ประมาณ 20 ตัวต่อเวเฟอร์ ด้วยการออกแบบซีพียูขนาดเล็ก อาจมีโปรเซสเซอร์นับร้อยบนเวเฟอร์เดียว การสูญเสีย 20 นั้นไม่ดี แต่ผลตอบแทน 80% ควรจะทำกำไรได้ ด้วยการออกแบบที่ใหญ่ขึ้น อย่างไรก็ตาม คุณไม่สามารถใส่โปรเซสเซอร์หลายตัวในเวเฟอร์แผ่นเดียวได้ โดยอาจมีโปรเซสเซอร์ที่ใหญ่กว่าเพียง 50 ตัวที่ติดตั้งบนเวเฟอร์ การสูญเสีย 20 ใน 50 สิ่งเหล่านี้เจ็บปวดกว่ามากและมีโอกาสทำกำไรได้น้อยกว่ามาก
หมายเหตุ: ค่าในตัวอย่างนี้ใช้เพื่อจุดประสงค์ในการสาธิตเท่านั้น และไม่จำเป็นต้องเป็นตัวแทนของผลตอบแทนในโลกแห่งความเป็นจริง
Chiplets
เพื่อต่อสู้กับปัญหานี้ ผู้ผลิตโปรเซสเซอร์ได้แยกการทำงานและส่วนประกอบบางส่วนออกเป็นชิปที่แยกจากกัน แม้ว่าจะอยู่ในแพ็คเกจโดยรวมเดียวกันก็ตาม ชิปที่แยกจากกันเหล่านี้มีขนาดเล็กกว่าชิปแบบเสาหินเพียงชิ้นเดียวและเรียกว่า “ชิปเล็ต”
Chiplet แต่ละตัวไม่จำเป็นต้องใช้โหนดกระบวนการเดียวกันด้วยซ้ำ เป็นไปได้ทั้งหมดที่จะมีชิปเล็ตขนาด 7 นาโนเมตรและ 14 นาโนเมตรในแพ็คเกจเดียวกันทั้งหมด การใช้โหนดกระบวนการที่แตกต่างกันสามารถช่วยประหยัดค่าใช้จ่ายได้ เนื่องจากจะทำให้โหนดมีขนาดใหญ่ขึ้นได้ง่ายกว่า และให้ผลผลิตโดยทั่วไปสูงขึ้น เนื่องจากเทคโนโลยีมีความล้ำหน้าน้อยกว่า
เคล็ดลับ: โหนดกระบวนการเป็นคำที่ใช้เพื่ออ้างถึงมาตราส่วนของทรานซิสเตอร์ที่ใช้
ตัวอย่างเช่น ในซีพียูเซิร์ฟเวอร์ EPYC รุ่นที่สองของ AMD คอร์ของโปรเซสเซอร์ CPU จะถูกแบ่งออกเป็นแปดชิปเล็ตแยกกัน โดยแต่ละตัวใช้โหนดโปรเซสเซอร์ 7 นาโนเมตร ชิปเล็ตโหนด 14 นาโนเมตรที่แยกต่างหากยังใช้ในการประมวลผล I/O หรืออินพุต/เอาต์พุตของชิปเล็ตและแพ็คเกจ CPU โดยรวม
Intel กำลังออกแบบซีพียูในอนาคตบางตัวให้มีชิปตัวประมวลผล CPU แยกกันสองตัว ซึ่งแต่ละตัวทำงานบนโหนดกระบวนการที่แตกต่างกัน แนวคิดก็คือว่าโหนดห้องเก็บของที่เก่ากว่าสามารถใช้สำหรับงานที่มีความต้องการพลังงานต่ำกว่า ในขณะที่แกน CPU ของโหนดที่เล็กกว่านั้นสามารถใช้ได้เมื่อต้องการประสิทธิภาพสูงสุด การออกแบบโดยใช้โหนดการประมวลผลแบบแยกส่วนจะเป็นประโยชน์อย่างยิ่งสำหรับ Intel ซึ่งพยายามดิ้นรนเพื่อให้ได้ผลลัพธ์ที่ยอมรับได้สำหรับกระบวนการ 10 นาโนเมตร