กฎของมัวร์ได้ยุติลงอย่างเป็นทางการแล้ว และเราจะเห็นได้ทันทีจากการประกาศของ TSMC เมื่อเร็ว ๆ นี้
ในเดือนธันวาคม, วิกิชิปรายงาน กระบวนการ 3 นาโนเมตรของ TSMC แสดงให้เห็นว่าไม่มีการปรับปรุงความหนาแน่นเลยเมื่อเทียบกับโหนด 5 นาโนเมตรก่อนหน้าของบริษัท เมื่อเทียบกับความหนาแน่นของ SRAM สิ่งพิมพ์ถามคำถามง่ายๆ ข้อหนึ่ง: เราเพิ่งเห็นการตายของ SRAM หรือไม่? อย่างน้อยในความเห็นของ Wikichip "การปรับขนาดทางประวัติศาสตร์ได้ตายไปแล้วอย่างเป็นทางการ"
แนวคิดนี้ส่งผลกระทบอย่างกว้างขวางต่ออุตสาหกรรมเทคโนโลยีทั้งหมด และผลกระทบที่เกิดขึ้นจะส่งผลต่อพีซีและอุปกรณ์อื่นๆ ไปอีกหลายปีข้างหน้า แต่คุณอาจถามตัวเองว่าทั้งหมดนี้หมายถึงอะไรและคุณควรใส่ใจหรือไม่ เพื่อที่จะเข้าใจว่า "การตายของ SRAM" จะส่งผลกระทบต่อพีซีอย่างไร และนักออกแบบชิปจะจัดการกับมันอย่างไร เราต้องพูดถึงโหนด กฎของมัวร์ และแคช
กฎของมัวร์กำลังจะตายอย่างค่อยเป็นค่อยไป และตอนนี้ก็กะทันหัน
กฎของมัวร์เป็นเกณฑ์มาตรฐานของอุตสาหกรรมเซมิคอนดักเตอร์เพื่อความสำเร็จ และถือว่าชิปรุ่นใหม่ควรมีปริมาณทรานซิสเตอร์เป็นสองเท่าของชิปเมื่อสองปีที่แล้ว Intel, AMD และนักออกแบบชิปอื่นๆ ต้องการให้แน่ใจว่าพวกเขาจะก้าวให้ทันกฎของมัวร์ และการไม่ตามทันหมายถึงการสูญเสียความได้เปรียบทางเทคโนโลยีให้กับคู่แข่ง
เนื่องจากโปรเซสเซอร์มีขนาดใหญ่ได้เท่านั้น วิธีเดียวที่เชื่อถือได้ในการเพิ่มจำนวนทรานซิสเตอร์คือการย่อขนาดและรวมเข้าด้วยกันให้หนาแน่นมากขึ้น โหนดหรือกระบวนการคือวิธีที่ผู้ผลิตเซมิคอนดักเตอร์ (หรือที่เรียกว่า fabs และโรงหล่อ) สร้างชิป โหนดมักจะถูกกำหนดโดยขนาดของทรานซิสเตอร์ ดังนั้นยิ่งเล็กยิ่งดี การอัพเกรดเป็นกระบวนการผลิตล่าสุดเป็นวิธีที่เชื่อถือได้ในการเพิ่มจำนวนทรานซิสเตอร์และประสิทธิภาพ และเป็นเวลาหลายทศวรรษที่อุตสาหกรรมสามารถตอบสนองความคาดหวังทั้งหมดได้
น่าเสียดายที่กฎของ Moore's Law กำลังจะตายไปหลายปีแล้ว นับตั้งแต่ประมาณปี 2010 ซึ่งเป็นช่วงที่อุตสาหกรรมมีการผลิตถึงระดับ 32 นาโนเมตร เมื่อมันพยายามไปไกลกว่านี้ มันก็ชนเข้ากับกำแพงอิฐ เกือบทุกโรงงานตั้งแต่ TSMC ไปจนถึง Samsung ไปจนถึง GlobalFoundries ต่างพยายามดิ้นรนเพื่อพัฒนาอะไรก็ตามที่เล็กกว่า 32 นาโนเมตร ในที่สุดก็มีการพัฒนาเทคโนโลยีใหม่ๆ ที่ทำให้ความก้าวหน้าเป็นไปได้อีกครั้ง แต่ทรานซิสเตอร์ไม่ได้เล็กลงเหมือนเดิมอีกต่อไป ชื่อของโหนดไม่ได้สะท้อนถึงขนาดที่แท้จริงของทรานซิสเตอร์อีกต่อไป และกระบวนการใหม่ๆ ก็ไม่ทำให้ความหนาแน่นเพิ่มขึ้นตามเดิมอีกต่อไป
อุตสาหกรรมนี้พังทลายลงเมื่อพยายามไปให้ไกลกว่าเครื่องหมาย 32 นาโนเมตรในปี 2010
เกิดอะไรขึ้นกับโหนด 3nm ของ TSMC? มีทรานซิสเตอร์อยู่สองประเภทหลักที่อยู่ในโปรเซสเซอร์ทั่วไป: ประเภทสำหรับลอจิกและประเภทสำหรับ SRAM หรือแคช ลอจิกสามารถย่อขนาดได้ง่ายกว่าแคชมาระยะหนึ่งแล้ว (แคชมีความหนาแน่นมากอยู่แล้ว) แต่นี่เป็นครั้งแรกที่เราได้เห็นโรงหล่ออย่าง TSMC ล้มเหลวในการย่อขนาดมันเลยในโหนดใหม่ คาดว่าจะมีรุ่น 3nm ที่มีความหนาแน่นของแคชสูงกว่าอย่างมีนัยสำคัญในบางจุด แต่เป็น TSMC แน่นอนว่าถึงจุดเปลี่ยนซึ่งสเกลนั้นน้อยมาก และแฟบอื่นๆ ก็อาจเจอแบบเดียวกัน ปัญหา.
แต่ปัญหาไม่ใช่แค่การไม่สามารถเพิ่มจำนวนแคชโดยไม่ใช้พื้นที่เพิ่มขึ้นเท่านั้น โปรเซสเซอร์อาจมีขนาดใหญ่เท่านั้น และพื้นที่ใดๆ ที่แคชใช้นั้นเป็นพื้นที่ที่ไม่สามารถใช้ตรรกะได้ หรือเป็นพื้นที่ของทรานซิสเตอร์ที่นำไปสู่การเพิ่มประสิทธิภาพโดยตรง ในขณะเดียวกัน โปรเซสเซอร์ที่มีคอร์และคุณสมบัติอื่นๆ มากกว่านั้นต้องการแคชมากขึ้นเพื่อหลีกเลี่ยงปัญหาคอขวดที่เกี่ยวข้องกับหน่วยความจำ แม้ว่าความหนาแน่นของตรรกะจะเพิ่มขึ้นอย่างต่อเนื่องในทุกโหนดใหม่ แต่ก็อาจไม่เพียงพอที่จะชดเชยการขาดการปรับสเกล SRAM นี่อาจเป็นการทำลายล้างกฎของมัวร์
อุตสาหกรรมสามารถแก้ไขปัญหา SRAM ได้อย่างไร
มีเป้าหมายสามประการที่โปรเซสเซอร์ประสิทธิภาพสูงต้องบรรลุ ได้แก่ ขนาดมีจำกัด ต้องใช้แคช และโหนดใหม่จะไม่ลดขนาดของแคชลงมากนักอีกต่อไป แม้ว่าจะเป็นไปได้ที่จะเพิ่มประสิทธิภาพผ่านการปรับปรุงสถาปัตยกรรมและความเร็วสัญญาณนาฬิกาที่สูงขึ้นก็ตาม การเพิ่มทรานซิสเตอร์เป็นวิธีที่ง่ายที่สุดและสม่ำเสมอที่สุดในการเพิ่มความเร็วในยุคปัจจุบัน เพื่อที่จะเอาชนะความท้าทายนี้ ปัจจัยพื้นฐานประการหนึ่งเหล่านี้จำเป็นต้องเปลี่ยนแปลง
ปรากฎว่ามีวิธีแก้ไขปัญหา SRAM ที่ทำงานได้อย่างสมบูรณ์แบบอยู่แล้ว: ชิปเล็ต เป็นเทคโนโลยีที่ AMD ใช้มาตั้งแต่ปี 2019 สำหรับซีพียูเดสก์ท็อปและเซิร์ฟเวอร์ การออกแบบชิปเล็ตใช้ซิลิคอน (หรือแม่พิมพ์) หลายชิ้น และแม่พิมพ์แต่ละชิ้นมีฟังก์ชันเดียวหรือเพียงไม่กี่ฟังก์ชัน บางคนอาจมีแกนเป็นต้น สิ่งนี้ตรงกันข้ามกับการออกแบบเสาหินที่ทุกอย่างรวมอยู่ในแม่พิมพ์ตัวเดียว
Chiplets แก้ไขปัญหาเรื่องขนาดได้ และเป็นส่วนสำคัญว่าทำไม AMD จึงสามารถรักษากฎของ Moore ได้ จำไว้ว่ากฎของมัวร์ไม่ได้เกี่ยวกับ ความหนาแน่น, แต่ จำนวนทรานซิสเตอร์. ด้วยเทคโนโลยีชิปเล็ต AMD สามารถสร้างโปรเซสเซอร์ที่มีพื้นที่ดายรวมมากกว่า 1,000 mm2; การผลิต CPU นี้ด้วยแม่พิมพ์เพียงตัวเดียวอาจเป็นไปไม่ได้
สิ่งที่สำคัญที่สุดที่ AMD ทำเพื่อบรรเทาปัญหาแคชคือการใส่แคชไว้ในตัวมันเอง V-Cache ภายใน Ryzen 7 5800X3D และชิปหน่วยความจำใน RX 7000 ซีรีส์ เป็นตัวอย่างหนึ่งของการทำงานของชิปเล็ตแคช เป็นไปได้ว่า AMD เห็นข้อความเขียนบนผนังเนื่องจากแคชนั้นย่อขนาดได้ยากมานานหลายปีแล้ว และ ตอนนี้แคชสามารถแบ่งพาร์ติชันจากทุกสิ่งทุกอย่างได้ มันจะเหลือพื้นที่มากขึ้นสำหรับชิปเล็ตขนาดใหญ่ที่มีมากขึ้น แกน แม่พิมพ์หลักของ RX 7900 XTX มีขนาดประมาณ 300 mm2 เท่านั้น ซึ่งหมายความว่า AMD มีพื้นที่เหลือเฟือที่จะสร้างแม่พิมพ์ที่ใหญ่ขึ้นได้หากต้องการ
Chiplets ไม่ใช่วิธีเดียวเท่านั้น เมื่อเร็วๆ นี้ CEO ของ Nvidia ได้ประกาศถึงความตายของกฎของมัวร์. บริษัทเองอาศัยเทคโนโลยีปัญญาประดิษฐ์เพื่อให้ได้ประสิทธิภาพที่ดีขึ้นโดยไม่จำเป็นต้องเปลี่ยนจากการออกแบบที่ใหญ่โต สถาปัตยกรรม Ada ใหม่ล่าสุดนั้นเร็วกว่า Ampere รุ่นล่าสุดหลายเท่าตามทฤษฎีด้วยคุณสมบัติเช่น DLSS 3 อย่างไรก็ตาม เราจะได้เห็นกันในอีกไม่กี่ปีข้างหน้าว่ากฎของมัวร์จะต้องคงอยู่ต่อไปหรือไม่ หรือเทคโนโลยีใหม่ ๆ สามารถสะท้อนคุณประโยชน์ด้านประสิทธิภาพของการเพิ่มทรานซิสเตอร์ได้มากขึ้นโดยไม่จำเป็นต้องเพิ่มสิ่งใดเลยจริงๆ