ไปป์ไลน์ burst cache เป็นแคชรองหรือที่เรียกว่าแคช L2 ที่ทำให้ data. เป็นไปได้ ให้ถ่ายโอนได้เร็วกว่ามากโดยการกระจายข้อมูลที่ดึงมาจากหน่วยความจำตลอดสามนาฬิกา รอบ เป็นส่วนสำคัญของไมโครโปรเซสเซอร์ที่ใช้สถาปัตยกรรม superscalar แต่ต้องการ RAM ประเภทเฉพาะที่ตรงกันและซิงโครนัสที่เรียกว่า SDRAM เพื่อให้ทำงานได้
Technipages อธิบาย Pipeline Burst Cache
RAM ประเภทนี้เป็นตัวที่ชิปสามารถซิงโครไนซ์กับนาฬิกาของไมโครโปรเซสเซอร์ และสามารถวัดและติดตามรอบนาฬิกาได้อย่างง่ายดาย ด้วยการกระจายไปสามรอบดังกล่าว จึงมีความล่าช้าเล็กน้อยในขั้นต้น แต่เมื่อทำเสร็จแล้ว แคชสามารถวางคำขอในคิวและ คำขอดึงข้อมูลใดๆ ที่ตามมาจะใช้เวลาเพียงรอบเดียวเท่านั้น ซึ่งหมายความว่าโดยรวมแล้ว สิ่งต่างๆ จะทำงานได้เร็วกว่าที่ไม่มี L2. มาก แคช
Pipeline burst cache ยังรองรับการถ่ายโอนโหมด burst – โดยใช้ประโยชน์จากชิป SDRAM ไปป์ไลน์สามารถ ยังส่งกลุ่มหรือบรรทัดของเนื้อหาแคชในครั้งเดียวเมื่อโปรเซสเซอร์ขอรายการแรกในบรรทัดนั้นหรือ กลุ่ม. ซึ่งหมายความว่าทุกอย่างอื่นจะถูกโหลดไว้ล่วงหน้าและพร้อมใช้งานได้เร็วกว่าถ้าแต่ละรายการต้องได้รับการร้องขอด้วยตนเองและโดยเฉพาะ ผลที่ได้คือ การแนะนำและการใช้ไพพ์ไลน์ burst cache ช่วยลดเวลารอโปรเซสเซอร์ และเพิ่มการทำงานของหน่วยความจำแคช
โดยทั่วไปแคช L2 จะทำงานในโหมดใดโหมดหนึ่งจากสองโหมด ได้แก่ โหมดถ่ายภาพต่อเนื่องเป็นชุดที่กล่าวถึง และโหมดไปป์ไลน์มาตรฐาน ข้อมูลสามารถดึงข้อมูลล่วงหน้าได้ในแบบต่อเนื่อง ในขณะที่ในโหมดไพพ์ไลน์ แคชจะทำให้เนื้อหาพร้อมใช้งานสำหรับทั้งแคชและ RAM
การใช้งานทั่วไปของ Pipeline Burst Cache
- Pipeline burst caches ได้รับการออกแบบมาเพื่อลดเวลารอของโปรเซสเซอร์
- ภายในการตั้งค่า superscalar ไปป์ไลน์ burst cache จะทำงานร่วมกับ SDRAM เท่านั้น
- สถาปัตยกรรม CPU ที่มีไพพ์ไลน์ burst cache สามารถเพิ่มความเร็วในการดึงข้อมูลโดยระบบได้อย่างมาก
การใช้งานผิดวิธีทั่วไปของ Pipeline Burst Cache
- ไปป์ไลน์ burst cache ในโปรเซสเซอร์เป็นข้อมูลสำรองสำหรับระบบไปป์ไลน์ที่เปิดใช้งานเมื่อมีบางอย่างผิดพลาดและข้อมูล 'ระเบิด' ฟรี