DRAM แบบซิงโครนัสคืออะไร?

DRAM แบบซิงโครนัสหรือ SDRAM เป็นมาตรฐานปัจจุบันสำหรับ DRAM การใช้งานหลักคือสำหรับ RAM ของระบบ แม้ว่าจะใช้ใน VRAM บนการ์ดกราฟิกและที่ใดก็ตามที่ใช้ DRAM มันมีความโดดเด่นในด้านของมันมากจนโดยทั่วไปแล้ว "S" จะถูกทิ้งและเรียกง่ายๆว่า DRAM การซิงโครไนซ์ SDRAM มีความสำคัญต่อประสิทธิภาพการทำงานและเป็นเครื่องมือในการเพิ่มขึ้นเหนือ DRAM แบบอะซิงโครนัสรุ่นก่อน

ทำงานประสานกัน

ซิงโครนัสหมายถึงความจริงที่ว่า SDRAM มีนาฬิกาภายในและระบบรู้จักความเร็วนาฬิกา ไม่ได้หมายความว่ามันทำงานด้วยความเร็วสัญญาณนาฬิกาเดียวกับซีพียู แต่มีนาฬิกาภายในและ CPU ก็รู้ ซึ่งช่วยให้การโต้ตอบกับ RAM ได้รับการปรับให้เหมาะสมเพื่อให้บัส I/O ใช้งานได้อย่างเต็มที่แทนที่จะไม่ได้ใช้งาน เพื่อให้แน่ใจว่าไม่มีคำสั่งใดรบกวนคำสั่งอื่นๆ

ส่วนหนึ่งของปัญหาคือเมื่อเขียนข้อมูลไปยัง DRAM ต้องให้ข้อมูลพร้อมกันเป็นคำสั่งในการเขียนข้อมูล อย่างไรก็ตาม เมื่ออ่านข้อมูล ข้อมูลจะถูกอ่านกลับสองหรือสามรอบนาฬิกาหลังจากออกคำสั่ง read ซึ่งหมายความว่าตัวควบคุม DRAM จำเป็นต้องให้เวลาเพียงพอสำหรับการดำเนินการอ่านให้เสร็จสิ้นก่อนที่จะดำเนินการเขียน ด้วย DRAM แบบอะซิงโครนัส สิ่งนี้เกิดขึ้นโดยเพียงแค่ให้เวลามากเกินพอสำหรับการดำเนินการให้เสร็จสิ้น อย่างไรก็ตาม การปฏิบัตินี้ทำให้บัส I/O ไม่ได้ใช้งาน ในเวลาเดียวกัน ผู้ควบคุมรอเพียงพอเพื่อให้แน่ใจ ซึ่งเป็นการใช้ทรัพยากรที่ไม่มีประสิทธิภาพ

DRAM แบบซิงโครนัสใช้นาฬิกาภายในเพื่อซิงโครไนซ์การถ่ายโอนข้อมูลและการดำเนินการคำสั่ง ซึ่งช่วยให้การทำงานของตัวควบคุมหน่วยความจำสามารถใช้ประโยชน์จากบัส I/O ได้อย่างเหมาะสม และทำให้มั่นใจได้ถึงระดับประสิทธิภาพที่สูงขึ้น

การปรับปรุงเหนือ DRAM แบบอะซิงโครนัส

นอกเหนือจากการปรับปรุงเวลาที่ช่วยให้สามารถควบคุมได้ดีขึ้น การปรับปรุงหลักของ SDRAM คือความสามารถในการมีหน่วยความจำหลายช่องภายใน DRAM แต่ละธนาคารดำเนินการภายในโดยอิสระ ภายในธนาคาร เปิดได้เพียงแถวเดียวเท่านั้น ยังคง สามารถเปิดแถวที่สองในธนาคารอื่น อนุญาตให้ดำเนินการอ่านหรือเขียนไปป์ไลน์ การออกแบบนี้ป้องกันบัส I/O ไม่ให้นั่งเฉยๆ ในขณะเดียวกัน การดำเนินการอ่านหรือเขียนใหม่กำลังอยู่ในคิว ซึ่งเพิ่มประสิทธิภาพ

วิธีหนึ่งในการคิดเกี่ยวกับเรื่องนี้คือการเพิ่มมิติที่สามให้กับอาร์เรย์สองมิติ คุณยังคงสามารถอ่านหรือเขียนข้อมูลจากที่เดียวในแต่ละครั้งเท่านั้น แต่คุณสามารถเตรียมแถวอื่นในธนาคารอื่นได้ในขณะที่กำลังโต้ตอบด้วย

ข้อดีอีกประการของ SDRAM มาจากการรวมข้อมูลเวลาบนชิปในหน่วยความจำ RAM sticks ที่ทันสมัยบางตัวช่วยให้ทำงานได้เร็วกว่ามาตรฐาน DRAM อย่างเป็นทางการโดยการเข้ารหัสข้อมูลประสิทธิภาพการจับเวลาเฉพาะบนชิปนั้น นอกจากนี้ยังสามารถลบล้างการตั้งค่าเหล่านี้ได้ด้วยตนเอง ทำให้แรมสามารถ "โอเวอร์คล็อกได้" นี่คือ มักจะเจาะลึกมาก เนื่องจากสามารถกำหนดค่าเวลาได้หลายค่าและมีแนวโน้มที่จะให้ประสิทธิภาพน้อยที่สุด ประโยชน์. การโอเวอร์คล็อก RAM ยังมีความเสี่ยงที่จะเกิดความไม่เสถียร แต่สามารถให้ข้อดีได้ในบางเวิร์กโหลด

การปรับปรุงเมื่อเวลาผ่านไป

ความเร็วสัญญาณนาฬิกาของหน่วยความจำจริงไม่ได้เพิ่มขึ้นมากนักตั้งแต่เปิดตัว SDRAM การทำซ้ำครั้งแรกของ SDRAM ได้รับ Retronym SDR นี่เป็นคำย่อสำหรับ Single Data Rate เพื่อแยกความแตกต่างจากหน่วยความจำ DDR หรือ Double Data Rate ในภายหลัง ประเภทเหล่านี้ เช่นเดียวกับ DRAM รูปแบบอื่นๆ ทั้งหมด ล้วนเป็นตัวอย่างของ SDRAM วงจรนาฬิกาของชิป DRAM จะควบคุมเวลาระหว่างการทำงานที่เร็วที่สุดของ DRAM ตัวอย่างเช่น การอ่านคอลัมน์จากแถวที่เปิดอยู่จะใช้รอบนาฬิกาเดียว

สิ่งสำคัญที่ควรทราบคือ ความเร็วสัญญาณนาฬิกาที่แตกต่างกันสองแบบสำหรับ SDRAM นาฬิกาภายใน และนาฬิกาบัส I/O ทั้งสองสามารถควบคุมได้อย่างอิสระและได้รับการอัพเกรดเมื่อเวลาผ่านไป นาฬิกาภายในคือความเร็วของหน่วยความจำและส่งผลโดยตรงต่อเวลาแฝง นาฬิกา I/O ควบคุมความถี่ในการอ่านหรือเขียนข้อมูลที่ SDRAM สามารถส่งได้ ความเร็วสัญญาณนาฬิกานี้ รวมกับความกว้างของบัส I/O จะส่งผลต่อแบนด์วิดท์ นาฬิกาทั้งสองมีการเชื่อมโยงกันและมีความสำคัญต่อ SDRAM ที่มีประสิทธิภาพสูง

ความเร็วเพิ่มขึ้นอย่างไร

มาตรฐาน JEDEC อย่างเป็นทางการสำหรับ DDR SDRAM รุ่นแรกมีนาฬิกาหน่วยความจำระหว่าง 100 ถึง 200MHz DDR3 ยังคงให้ 100MHz นาฬิกาหน่วยความจำแม้ว่าจะยังกำหนดความเร็วสัญญาณนาฬิกามาตรฐานสูงถึง 266.6MHz อย่างไรก็ตาม การเปลี่ยนแปลงภายในของความเร็วสัญญาณนาฬิกา I/O และ จำนวนข้อมูลที่รวมอยู่ในการดำเนินการอ่านหมายความว่าแม้ในนาฬิกาหน่วยความจำ 100MHz แบนด์วิดท์สำหรับหน่วยเวลาก็เพิ่มขึ้นสี่เท่า

DDR4 เปลี่ยนรูปแบบการอัพเกรดและเพิ่มนาฬิกาหน่วยความจำเป็นสองเท่าด้วยช่วงระหว่าง 200 ถึง 400MHz เพื่อให้ได้แบนด์วิดธ์ที่พร้อมใช้งานเพิ่มขึ้นเป็นสองเท่าอีกครั้งในขณะที่ลดเวลาแฝง มาตรฐาน DDR5 ยังเริ่มต้นด้วยนาฬิกาหน่วยความจำที่ 200MHz ถึงกระนั้นก็สูงถึง 450MHz โดยย้อนกลับไปเป็นสองเท่าของปริมาณข้อมูลที่ถ่ายโอนต่อรอบเพื่อเพิ่มแบนด์วิดท์เป็นสองเท่า

บทสรุป

DRAM แบบซิงโครนัสเป็น DRAM ประเภทหลักที่ใช้อยู่ในปัจจุบัน เป็นพื้นฐานสำหรับ RAM ของระบบและ VRAM ในแอปพลิเคชันกราฟิก การซิงโครไนซ์การทำงานของ DRAM กับนาฬิกา ทำให้สามารถทราบประสิทธิภาพที่แท้จริงของ DRAM ได้ ทำให้สามารถจัดคิวการดำเนินการสำหรับการดำเนินการได้อย่างมีประสิทธิภาพ วิธีนี้มีประสิทธิภาพมากกว่าการปล่อยให้เวลามากเกินเพียงพอ เนื่องจากไม่มีการวัดโดยตรงหรือวิธีที่จะทราบเมื่อคำสั่งเฉพาะเสร็จสมบูรณ์

นาฬิกาที่ควบคุม SDRAM มีความสำคัญต่อประสิทธิภาพสูง ควบคุมความถี่ในการเรียกใช้คำสั่งและความเร็วในการอ่านหรือเขียนข้อมูลจาก DRAM เมื่อทราบการกำหนดเวลาเหล่านี้แล้ว ก็สามารถเพิ่มประสิทธิภาพสูงสุดได้